• 제목/요약/키워드: Frequency-reconfigurable

검색결과 96건 처리시간 0.02초

다중대역 GNSS 신호 동시 수신을 위한 직접 RF 표본화 수신기 설계 및 성능 (Design and Performance of a Direct RF Sampling Receiver for Simultaneous Reception of Multiband GNSS Signals)

  • 최종원;서보석
    • 방송공학회논문지
    • /
    • 제21권5호
    • /
    • pp.803-815
    • /
    • 2016
  • 이 논문에서는 GNSS(global navigation satellite system) 신호를 RF(radio frequency) 대역에서 표본화하여 디지털 영역에서 복조하는 직접 RF 표본화 수신기를 설계하고 그 성능을 살펴보고자 한다. 직접 RF 표본화 방식은 IF(intermediate frequency) 대역에서 AD(analog to digital) 변환을 하고 복조하는 기존의 IF 변환 방식과 다르게, 아날로그 믹서(mixer)를 전혀 사용하지 않고 안테나 출력인 통과대역 신호를 직접 AD 변환하여 이후의 수신기의 모든 과정을 디지털 영역에서 처리하는 기술이다. IF 변환 방식과 비교하면 하드웨어 구조가 덜 복잡하고 전송환경 변화에 따른 재구성이 가능하며 하나의 AD 변환기를 사용하여 여러 대역의 신호를 동시에 변환할 수 있다는 장점이 있다. 이와 같은 재구성 기능과 동시 수신 기능은 특정 대역의 신호가 적으로부터 전파방해를 받았을 때 후속시스템으로의 빠른 전환이 필요한 군용 시스템에서 매우 중요한 역할을 한다. 한편 여러 대역의 신호를 한 번에 AD 변환하려면 수신하고자 하는 신호의 반송파 주파수, 대역폭, 표본화 후의 중간주파수 그리고 보호 대역 등을 고려하여 표본화 주파수를 정하는 것이 중요하다. 이 논문에서는 GPS L1, GLONASS G1 및 G2 등의 GNSS 신호를 동시에 수신할 수 있는 표본화 주파수를 선택하고 이를 적용한 직접 RF 표본화 수신기를 설계한다. 또한 설계한 수신기를 상용 AD 변환기와 소프트웨어를 사용하여 구현한 후 실제 신호의 수신시험을 통해 수신 성능을 살펴본다.

스위칭 인덕터를 이용한 다중 표준용 CMOS 주파수 변환기 (A multistandard CMOS mixer using switched inductor)

  • 유상선;유형준
    • 대한전자공학회논문지TC
    • /
    • 제44권3호
    • /
    • pp.78-84
    • /
    • 2007
  • WCDMA, WiBro, 그리고 802.11a/b/g 등의 여러 표준에 사용가능한 직접 변환 주파수 변환기를 0.18 um CMOS 공정을 이용하여 설계 하였다. 여러 표준을 수용하기 위한 방법으로 스위칭이 가능한 인덕터를 매칭의 방법으로 사용하여 칩의 크기를 줄일 수 있었다. 매칭 네트워크 안에서 스위치 트랜지스터를 켜고 끔에 따라 주파수 변환기의 동작주파수가 결정된다. 이 때, 스위치의 기생성분들이 주파수 변환기의 성능과 동작 주파수 선택에 큰 영향을 미치기 때문에 기생성분의 영향을 최소화하는 스위치 너비로 매칭회로를 구성했다. 제안된 주파수 변환기는 $2.1\sim2.5GHz$ 대역과 $5.1\sim5.9GHz$ 대역 모두에서 -13 dB 이내의 입력 반사 손실을 얻었으며 목표 표준에서 요구하는 성능을 모두 만족시키도록 설계되었다.

재구성이 가능한 범용 DSM-CC 아키텍처와 사용자 선호도 기반의 캐시 관리 전략 (A Reconfigurable, General-purpose DSM-CC Architecture and User Preference-based Cache Management Strategy)

  • 장진호;고상원;김정선
    • 정보처리학회논문지C
    • /
    • 제17C권1호
    • /
    • pp.89-98
    • /
    • 2010
  • GEM(Globally Executable MHP) 기반의 MHP(Multimedia Home Platform), OCAP(OpenCable Application Platform), ACAP(Advanced Common Application Platform) 등은 현재 디지털 방송의 대표적인 미들웨어이다. 이러한 미들웨어에 사용된 MPEG-2와 DSM-CC(Digital Storage Media-Command and Control) 프로토콜 표준은 많은 부분이 유사하다는 특징을 가지고 있지만 각 DTV 미들웨어가 필요로 하는 정보와 데이터 구조가 조금씩 차이가 있다. 이는 결과적으로 미들웨어간의 비호환성을 야기한다. 본 논문에서는 다양한 미들웨어 표준을 모두 지원할 수 있는 통합 DTV 미들웨어를 개발하기 위한 노력의 일환으로써, 재구성이 가능한 범용 DSM-CC 아키텍처를 제안한다. 첫째, 모든 GEM 기반의 미들웨어가 공통적으로 필요로 하는 DSM-CC 컴포넌트를 정의하였다. 둘째, 각 미들웨어가 필요로 하는 정보와 데이터 구조를 XML 형태로 정의하여 별도의 수정 없이 정적, 혹은 동적으로 특정 미들웨어에 맞추어 적용할 수 있도록 하였다. 또한, 셋탑박스의 전체적인 성능과 연관성이 높은 어플리케이션 응답시간과 DSM-CC 모듈의 사용빈도를 향상시키기 위해 사용자의 선호도를 고려한 캐시 관리 전략을 제안하고, 제안된 캐시 관리 전략이 응답시간을 줄이는데 효과적임을 실험을 통해서 확인하였다.

융복합 차량 수신기를 위한 광대역 전압제어 발진기 (Wideband CMOS Voltage-Controlled Oscillator(VCO) for Multi-mode Vehicular Terminal)

  • 최현석;;강소영;장주영;방재훈;오인열;박철순
    • 한국ITS학회 논문지
    • /
    • 제7권6호
    • /
    • pp.63-69
    • /
    • 2008
  • RF 송수신기 설계 분야에서 활발하게 연구하고 있는 융복합 단일칩 설계 기술은 차내 무선망을 위한 차량 무선 단말기에도 적용 가능하며, 이의 실현을 통하여 좀 더 경제적이고 소형화된 차내 융복합 시스템을 구현할 수 있다. 제안된 광대역 전압제어 발진기는 차내 무선망에 사용할 수 있는 표준인 CDMA, PCS, GSM850, 끌림, WCDMA, WLAN, Bluetooth, WiBro, S-DMB, DSRC, GPS, DVB-H/DMB-T/H(L Band) 등의 주파수 대역을 만족시킬 수 있도록 제안된 frequency planning을 따른다. 또한, cross-coupled된 트랜지스터 한 쌍과 MOS varactor에 PMOS를 채택함과 동시에, capacitor array에서는 differential 스위칭을 사용함으로써 위상잡음을 개선하였다. 측정결과, $5.3{\sim}6.0\;mW$의 전력을 소모하며, 주파수 대역은 $4.05{\sim}5.62\;GHz$ (33%의 tuning range)이고 위상잡음은 1 MHz의 offset 주파수에서 -117.16 dBc/Hz이며 이때 figure of merit (FOM)은 $180.5{\sim}180.8$이다.

  • PDF

2개의 증폭기를 이용한 가변 구조 형의 4차 델타 시그마 변조기 (A Design of a Reconfigurable 4th Order ΣΔ Modulator Using Two Op-amps)

  • 양수훈;최정훈;윤광섭
    • 전자공학회논문지
    • /
    • 제52권5호
    • /
    • pp.51-57
    • /
    • 2015
  • 본 논문에서는 생체 신호 처리를 위한 14비트 이상의 고 해상도를 갖는 A/D 변환기 설계를 위하여 공급 전압이 1.8V인 CMOS 델타-시그마 변조기를 설계하였다. 본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시켰다. 또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다. 제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 $828{\mu}W$이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pJ/step과 142dB로 계산되었다.

재구성가능 연산증폭기를 사용한 저전력 4차 델타-시그마 변조기 설계 (Design of Low Power 4th order ΣΔ Modulator with Single Reconfigurable Amplifier)

  • 성재현;이동현;윤광섭
    • 전자공학회논문지
    • /
    • 제54권5호
    • /
    • pp.24-32
    • /
    • 2017
  • 본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60~90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 $0.18{\mu}m$ CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 $354{\mu}W$의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.