• 제목/요약/키워드: Frequency Scaling Algorithm

검색결과 67건 처리시간 0.024초

SAR 집중조사모드를 위해 전 개구면을 사용하는 수정된 FSA 기법 (A Modified FSA Technique Using Full-aperture for SAR Spotlight Mode)

  • 정영광;나원상
    • 한국항공우주학회지
    • /
    • 제44권10호
    • /
    • pp.921-932
    • /
    • 2016
  • 본 논문에서는 아리랑 5호의 고해상 SAR(Synthetic Aperture Radar) 영상 생성을 위해 수정된 주파수 스케일링 알고리듬(FSA: Frequency Scaling Algorithm)을 제안한다. 부 개구면(sub-aperture) 처리 과정에서 부정확한 기하 파라미터의 사용이 야기하는 방위압축 성능 저하문제를 개선하기 위해, 정확한 시간-주파수 분석을 통해 전 개구면(full-aperture) 신호처리 알고리듬을 설계한다. 이와 더불어, 아리랑 5호의 이동 집중조사(sliding-spotlight) SAR 신호처리에 적합한 전 개구면 신호처리 알고리듬을 위해 방위 스케일링 함수를 새롭게 제안하였다. 기존의 부 개구면 FSA 방식과 달리, 제안된 방법은 아리랑 5호의 모든 운용 모드에 적용 가능한 일관된 신호처리기 구조를 제공한다는 장점이 있다. 점표적 모의실험을 통해, 제안된 알고리듬이 기존의 전 개구면 데이터 처리 기법들에 비해 우수한 방위압축 성능을 제공함을 확인한다. 또한 아리랑 5호에서 획득된 실 데이터 처리 결과를 제시함으로써 제안된 기법의 유용성을 검증한다.

영상 디코더의 제한된 버퍼를 고려한 전력 최소화 DVFS 방식 (Power-Minimizing DVFS Algorithm for a Video Decoder with Buffer Constraints)

  • 정승호;안희준
    • 한국통신학회논문지
    • /
    • 제36권9B호
    • /
    • pp.1082-1091
    • /
    • 2011
  • DVFS (Dynamic Voltage and Frequency Scaling) 에 기초한 저전력 기법은 배터리를 사용하는 모바일 장치에서 동작시간 향상을 위하여 매우 중요하다. 본 연구에서는 DVFS기법에 기반을 둔 영상디코더의 에너지 소비를 최소화핸 스케줄링 알고리즘을 제안 한다 특히, 기존연구에서 간과된 디코더와 디스플레이 사이에 위치한 버퍼의 크기 제약을 모델에 포함하여 버퍼 넘침을 방지 하도록하며, 이 모델에서 수학적으로 에너지를 최소화하는 알고리즘을 제안하고 증명하였다. 실제 영상을 통한 시뮬레이션 결과 버퍼의 크기가 10 프레임정도에서 이득이 포화상태가 되며, 제안된 알고리즘이 기존의 직관적인 알고리즘들에 비하여 평균 10% 정도의 전력소모 절약을 얻을 수 있음을 확인하였다.

운전 시뮬레이터의 주행감각 재현을 위한 새로운 가속도 모의 수법 알고리즘 개발 (A New Washout Algorithm for Reappearance of Driving Perception of Simulator)

  • 유기성;이민철
    • 제어로봇시스템학회논문지
    • /
    • 제10권6호
    • /
    • pp.519-528
    • /
    • 2004
  • For reappearance of driving perception in a driving simulator, a washout algorithm is required. This algorithm can reappear the vehicle driving motions within workspace of the driving simulator. However classical washout algorithm contains several problems such as selection of order, cut-off frequency of filters, generation of wrong motion cues by characteristics of filters, etc. In order to overcome these problems, this paper proposes a new washout algorithm which gives more accurate sensations to drivers. The algorithm consists of an artificial inclination of the motion plate and human perception model with band pass filter and dead zone. As a result of this study, the motion of a real car could be reappeared satisfactorily in the driving simulator and the workspace of motion plate is restrained without scaling factor.

Microscopic Dynamic Voltage Scaling(DVS) 기반 저전력 MPEG-2 AAC 알고리즘 최적화 구현에 관한 연구 (Low Power Optimization of MPEG-2 AAC with Microscopic Dynamic Voltage Scaling(DVS))

  • 이은서;이재식;장태규
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
    • /
    • pp.428-430
    • /
    • 2006
  • This paper proposes a new means of performance optimization for multimedia algorithm utilizing the Microscopic DVS (Dynamic Voltage Scaling). The Microscopic DVS technique controls the operating frequency and the supply voltage levels dynamically according to the processing requirement for each frame of multimedia data. The huffman decoding algorithm of MPEG-2 AAC audio decoder is optimized to maximize the power saving efficiency of Microscopic DVS technique. The experimental results show the reduction of computational complexity by more than 30% and the reduction of power consumption by more than 17% compared with those of the conventionally fast method.

  • PDF

Microscopic Dynamic Voltage Scaling(DVS) 기반 저전력 MPEG-2 AAC 알고리즘 최적화 구현에 관한 연구 (Low Power Optimization of MPEG-2 AAC with Microscopic Dynamic Voltage Scaling(DVS))

  • 이은서;이재식;장태규
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제55권12호
    • /
    • pp.544-546
    • /
    • 2006
  • This paper proposes a new means of performance optimization for multimedia algorithm utilizing the Microscopic DVS (Dynamic Voltage Scaling). The Microscopic DVS technique controls the operating frequency and the supply voltage levels dynamically according to the processing requirement for each frame of multimedia data. The huffman decoding algorithm of MPEG-2 AAC audio decoder is optimized to maximize the power saving efficiency of Microscopic DVS technique. The experimental results show the reduction of computational complexity by more than 30% and the reduction of power consumption by more than 17% compared with those of the conventionally fast method.

Diminution of Current Measurement Error in Vector Controlled AC Motor Drives

  • Jung Han-Su;Kim Jang-Mok;Kim Cheul-U;Choi Cheol;Jung Tae-Uk
    • Journal of Power Electronics
    • /
    • 제5권2호
    • /
    • pp.151-159
    • /
    • 2005
  • The errors generated from current measurement paths are inevitable, and they can be divided into two categories: offset error and scaling error. The current data including these errors cause periodic speed ripples which are one and two times the stator electrical frequency respectively. Since these undesirable ripples bring about harmful influences to motor driving systems, a compensation algorithm must be introduced to the control algorithm of the motor drive. In this paper, a new compensation algorithm is proposed. The signal of the integrator output of the d-axis current regulator is chosen and processed to compensate for the current measurement errors. Usually the d-axis current command is zero or constant to acquire the maximum torque or unity power factor in the ac drive system, and the output of the d-axis current regulator is nearly zero or constant as well. If the stator currents include the offset and scaling errors, the respective motor speed produces a ripple related to one and two times the stator electrical frequency, and the signal of the integrator output of the d-axis current regulator also produces the ripple as the motor speed does. The compensation of the current measurement errors is easily implemented to smooth the signal of the integrator output of the d-axis current regulator by subtracting the DC offset value or rescaling the gain of the hall sensor. Therefore, the proposed algorithm has several features: the robustness in the variation of the mechanical parameters, the application of the steady and transient state, the ease of implementation, and less computation time. The MATLAB simulation and experimental results are shown in order to verify the validity of the proposed current compensating algorithm.

4-ary 스케일링 웨이브릿 편이 변조 시스템의 성능 분석에 관한 연구 (A Study on the Performance Analysis of 4-ary Scaling Wavelet Shift Keying)

  • 정태일;유태경;김종남;문광석;김현덕
    • 한국정보통신학회논문지
    • /
    • 제14권5호
    • /
    • pp.1155-1163
    • /
    • 2010
  • 기존의 웨이브릿 편이 변조 시스템은 스케일링 함수(scaling function)를 1로, 웨이브릿(wavelet)을 0으로 하는 1비트 변조방법이 있고, 스케일링 함수와 웨이브릿 그리고 이 두 신호를 반전시켜서 생성된 4개의 반송파를 사용하는 2비트 변조방법이 있다. 본 논문에서는 2비트 변조방법인 4-ary 스케일링 웨이브릿 편이변조(4-ary SWSK : 4-ary scaling wavelet shift keying) 시스템을 정의하고, QPSK 시스템으로부터 정의된 시스템의 비트 에러 확률과 부호 에러 확률을 유도한다. 제안한 4-ary SWSK 성능을 분석하기 위하여, 기존의 QPSK(quadrature phase shift keying), MFSK(M-ary frequency shift keying), 그리고 제안한 방법의 비트 에러 확률 및 부호 에러 확률을 구한다. 실험결과 제안한 방법의 비트 에러 확률과 부호 에러 확률이 좋은 성능을 보였다.

전력시스템의 부하주파수 제어를 위한 IA-Fuzzy 전 보상 PID 제어기 설계 (Design of a IA-Fuzzy Precompensated PID Controller for Load Frequency Control of Power Systems)

  • 정형환;이정필;정문규;김창현
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제26권4호
    • /
    • pp.415-424
    • /
    • 2002
  • In this paper, a robust fuzzy precompensated PID controller using immune algorithm for load frequency control of 2-area power system is proposed. Here, a fuzzy precompensated PID controller is designed as a fuzzy logic based precompensation approach for PID controller. This scheme is easily implemented by adding a fuzzy precompensator to an existing PID controller. We optimize the fuzzy precompensator with an immune algorithm for complementing the demerit such as the difficulty of the component selection of fuzzy controller, namely, scaling factor, membership function and fuzzy rules. Simulation results show that the proposed robust load frequency controller can achieve good performance even in the presence of generation rate constraints.

Dynamic-Voltage/Frequency-Scaling 알고리즘에서의 다중 인가 전압 조절 시스템 용 High-speed CMOS Level-Up/Down Shifter (A Novel High-speed CMOS Level-Up/Down Shifter Design for Dynamic-Voltage/Frequency-Scaling Algorithm)

  • 임지훈;하종찬;위재경;문규
    • 대한전자공학회논문지SD
    • /
    • 제43권6호
    • /
    • pp.9-17
    • /
    • 2006
  • SoC(System-On-Chip) 시스템에서 초 저전력 시스템을 구현하기 위한 dynamic voltage and frequency scaling (DVFS)알고리즘에 사용될 시스템 버스의 다중 코어 전압 레벨을 생성해주는 새로운 다계층(multi-level) 코어 전압용 high-speed level up/down Shifter 회로를 제안한다. 이 회로는 내부 회로군과 외부 회로군 사이에서 서로 다른 전압레벨을 조정 접속하는 I/O용 level up/down shifter interface 회로로도 동시에 사용된다. 제안하는 회로는 인터페이스 접속에서 불가피하게 발생하는 속도감쇄와 Duty Ratio 불안정 문제를 최소화하는 장점을 갖고 있다. 본 회로는 500MHz의 입력 주파수에서 $0.6V\sim1.6V$의 다중 코어 전압을 각 IP들에서 사용되는 전압레벨로, 또는 그 반대의 동작으로 서로 Up/Down 하도록 설계하였다 그리고 제안하는 I/O 용 회로의 level up shifter는 500MHz의 입력 주파수에서 내부 코어 용 level up shifter의 출력전압인 1.6V를 I/O 전압인 1.8V, 2.5V, 3.3V로 전압레벨을 상승 하도록 설계하였으며, level down shifter는 반대의 동작으로 1Ghz의 입력 주파수에서 동작하도록 설계하였다. 시뮬레이션 및 결과는 $0.35{\mu}m$ CMOS Process, $0.13{\mu}m$ IBM CMOS Process 와 65nm CMOS model 변수를 이용한 Hspice를 통하여 검증하였다. 또한, 제안하는 회로의 지연시간 및 파워소모 분석과 동작 주파수에 비례한 출력 전압의 Duty ratio 왜곡에 대한 연구도 하였다.

응용 프로그램 특성을 고려한 동적 전압 조절 기법 (Dynamic Voltage Scaling Technique Considering Application Characteristics)

  • 조영진;장래혁
    • 대한전자공학회논문지SD
    • /
    • 제46권12호
    • /
    • pp.96-104
    • /
    • 2009
  • 일반적인 동적 전압 조절(dynamic voltage scaling)의 가정과는 다르게 실제 시스템에 있어서는 응용 프로그램의 성능이 프로세서의 동작 속도에 정비례하지 않는다. 본 연구에서는 응용 프로그램의 성능과 동작 속도의 관계를 실측을 통하여 수치화하여 응용 프로그램의 특성을 모델링하고 각기 다른 응용 프로그램 특성 계수를 갖는 태스크 집합에 적합한 스케줄링 기법을 제시하였다. 또한, 모든 태스크의 단위 수행시간 변화에 따른 에너지의 변화량이 동일해야 에너지 최적이 된다는 해석적인 정리를 제시하였다. 본 연구에서 제시하는 스케줄링 기법은 이러한 해석적 정리에 기반을 두기 때문에 항상 각 태스크에 시스템 에너지 최적이 되는 조절비를 제시한다. 합성 태스크 집합을 이용한 실험결과에서 기존 연구 대비 약 7%의 추가적인 에너지 절감 효과를 얻을 수 있었다.