• 전자공학회논문지
• /
• 제50권1호
• /
• pp.137-147
• /
• 2013

본 논문에서는 폴딩 구조에 저항열 인터폴레이션 기법을 적용한 1.2V 8b 1GS/s CMOS folding-interpolation A/D 변환기(ADC)에 대해 논한다. 기존 폴딩 ADC가 갖는 경계조건 비대칭 오차를 최소화하기 위해 홀수개의 폴딩 블록과 프랙셔널 폴딩 비율(fractional folding rate)을 사용하는 구조를 제안한다. 또한, 프랙셔널 폴딩기법을 구현하기 위해 덧셈기를 사용하는 새로운 디지털 인코딩기법도 제안한다. 그리고 iterating offset self-calibration 기법과 디지털 오차 보정 회로를 적용하여 소자 부정합과 외부 요인에 의한 노이즈 발생을 최소화하였다. 제안하는 A/D 변환기는 1.2V 0.13um 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 $2.1mm^2$ 유효 칩 면적과(A/D 변환기 core : $1.4mm^2$, calibration engine : $0.7mm^2$), 350mW의 전력 소모를 나타내었다. 측정결과 변환속도 1GS/s에서 SNDR 46.22dB의 특성을 나타내었다. INL 과 DNL 은 자체보정회로를 통해 모두 1LSB 이내로 측정되었다.

• 대한화학회지
• /
• 제58권6호
• /
• pp.560-568
• /
• 2014

단백질 폴딩 반응에서 정전기적 상호작용의 역할을 라이신 29를 알라닌으로 치환한 변이 유비퀴틴을 사용하여 탐색하였다. 유비퀴틴의 입체구조에서 라이신 29의 곁사슬은 글루탐산 16과 아스파르산 21의 곁사슬과 근접한 거리에 있어서 곁사슬끼리 정전기적 상호작용을 통하여서 삼차원 입체구조를 안정화시킬 것으로 예측되었다. 라이신을 알라닌으로 치환하여 정전기적 상호작용을 제거하였을 때 유비퀴틴의 native state의 구조적 안정성이 ~20% 감소한 점은 라이신 29에 의한 정전기적 상호작용이 단백질 삼차구조의 안정성에 상당히 기여하고 있다는 점을 시사하였다. 폴딩 반응의 진행 과정을 stopped-flow 장치로 측정한 folding kinetics 실험은 이전에 관찰된 것과 마찬가지로 unfolded state에서 native state로 진행하는 과정에 중간단계를 거치는 three-state on-pathway 메커니즘을 따르는 것으로 나타났다. 더욱이 라이신 29에 의한 정전기적 상호작용이 중간단계의 구조적 안정성에 기여하는 정도가 native state의 구조적 안정성에 기여하는 정도의 ~55%인 것으로 나타났다. 이는 유비퀴틴 폴딩의 중간단계의 구조도 라이신 29에 의한 정전기적 상호작용에 의하여 상당히 안정화 된다는 것을 의미하며 따라서 정전기적 상호작용이 단백질 삼차원 입체구조의 골격이 완성된 폴딩의 마지막 단계에 형성되어 단백질 native state의 안정성에만 기여하는 것이 아니라 중간단계가 형성되는 폴딩 반응의 초기에도 형성되어 폴딩 반응을 이끌어가는데도 기여한다는 것을 의미한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.1-9
• /
• 2012

A 10-b 500 MS/s A/D converter (ADC) with a hybrid calibration and error correction logic is described. The ADC employs a single-channel cascaded folding-interpolating architecture whose folding rate (FR) is 25 and interpolation rate (IR) is 8. To overcome the disadvantage of an offset error, we propose a hybrid self-calibration circuit at the open-loop amplifier. Further, a novel prevision digital error correction logic (DCL) for the folding ADC is also proposed. The ADC prototype using a 130 nm 1P6M CMOS has a DNL of ${\pm}0.8$ LSB and an INL of ${\pm}1.0$ LSB. The measured SNDR is 52.34-dB and SFDR is 62.04-dBc when the input frequency is 78.15 MHz at 500 MS/s conversion rate. The SNDR of the ADC is 7-dB higher than the same circuit without the proposed calibration. The effective chip area is $1.55mm^2$, and the power dissipates 300 mW including peripheral circuits, at a 1.2/1.5 V power supply.

• 대한전자공학회논문지TE
• /
• 제37권3호
• /
• pp.66-71
• /
• 2000

다중 폴딩 스너버 망(folding snubber network)에 의하여 동작되는 새로운 형태의 영전압 영전류 스위칭 의사 공진형 컨버터를 제안한다. 이 새로운 컨버터는 기존의 의사 공진형 컨버터에 수동소자인 케패시턴스와 다이오드로 구성된 폴딩 스너버 망(folding snubber network)을 결합하여 구성된다. 컨버터의 주 정류 다이오드의 역 회복 손실(reverse recovery loss)은 다중공진 기법으로 억제된다. 이 제안된 컨버터는 매우 높은 효율을 구현하므로 고 출력에 매우 적합하다. 이 개념을 다른 컨버터에도 적용시켜 새로운 소프트 스위칭 의사 공진형 컨버터(soft switching quasi-resonance converter) 군을 할 수 있다.

• Structural Engineering and Mechanics
• /
• 제75권2호
• /
• pp.229-237
• /
• 2020

The steel slit shear wall (SSSW), made by cutting vertical slits in a steel plate, is increasingly used for the seismic protection of building structures. In the domain of thin plate shear walls, the out-of-plane buckling together with the potential fracture developed at slit ends at large lateral deformation may result in degraded shear strength and energy dissipation, which is not desirable in view of seismic design. To address this issue, the present study proposed a new type of SSSW made by intentionally introducing initial out-of-plane folding into the originally flat slitted plate. Quasi-static cyclic tests on three SSSWs with different amplitudes of introduced out-of-plane folding were conducted to study their shear strength, elastic stiffness, energy dissipation capacity and buckling behavior. By introducing proper amplitude of out-of-plane folding into the SSSW fracture at slit ends was eliminated, plumper hysteretic behavior was obtained and there was nearly no strength degradation. A method to estimate the shear strength and elastic stiffness of the new SSSW was also proposed.

• 정보보호학회논문지
• /
• 제13권3호
• /
• pp.57-64
• /
• 2003

최근 스마트 카드와 같은 정보보호 장치에 대한 물리적 공격 중 소비 전력 분석을 통해 비밀키를 알아내는 전력분석 공격이 위협적이다. 본 논문에서는 전력분석 공격 중 단순 전력분석(SPA) 공격 및 차분 전력분석(DPA) 공격에 대응할 수 있는 방안을 분석하고 타원곡선 암호시스템에 대해 스칼라 곱셈의 연산량을 줄일 수 있는 방안을 제안한다. 제안하는 스칼라 곱셈 알고리듬은 DPA 공격을 방어하기 위해 비밀키에 랜덤성을 부여하였으며 SPA 공격에 대응하면서 계산 효율을 높이기 위해 비밀키를 절반으로 folding하는 기법을 사용하였다. 제안 알고리듬은 하나의 사전 계산정보를 이용하여 SPA와 DPA 공격을 방어하면서도 스칼라 곱셈 연산량을 이진 방식에 비해 약 33%정도 개선하였다.

• 호남수학학술지
• /
• 제34권3호
• /
• pp.423-438
• /
• 2012

In this paper, we discuss numbers of downwards and upwards in generalized paper folding sequences. We compute the exact number of downwards and upwards in $R^n_p$ and $(R_pR_q)^n$ by using the properties of recursive sequences where n, p and q are natural numbers with $p{\geq}2$ and $q{\geq}2$.

• 한국수학교육학회지시리즈A:수학교육
• /
• 제41권1호
• /
• pp.79-90
• /
• 2002

In this article we study on connecting paper 131ding activities of triangle with mathematical proof Folding median, bisector of angle, and hight of paper triangle, we from and extract some ideas that help us to proof some important theorems of plane geometry. In this study using formed ideas in the process of paper folding activities, we suggest some interesting new mathematical proofs of the following theorems: 1. three medians of triangle are intersect in a point; 2. three bisectors of interior angles of triangle are intersect in a point; 3. three heights of triangle are intersect in a point.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.657-660
• /
• 2000

This paper proposes a Data-Flow-Graph (DFG) restructuring to reduce calculating errors in loop folding scheduling. The prime cause of calculating error is rounding errors due to the restriction of the operation digit of functional units. This rounding error is increased more by using multipliers than adders, so reducing the number of multiplications and putting off them as much as possible reduce rounding errors. The proposed approach reduces the number of multiplications by restructuring DFG in loop folding.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2003년도 동계학술대회
• /
• pp.185-189
• /
• 2003

최근 스마트카드에 대한 수요가 증가함에 따라 스마트카드에 대한 보안상의 문제가 대두되고 있다. 스마트카드의 안전성을 위협하는 공격 방법 중 전력공격은 가장 강력한 공격으로 많은 연구가 되고 있다. 본 논문에서는 전력분석 공격의 한 방법인 MESD 공격에 대해 알아보고 이에 대한 대응 방법으로 제안된 RSM 알고리듬에 대해 알아본다. 또한 이 알고리듬의 연산 속도 향상을 위해 folding 기법을 사용한 알고리듬에 대해서도 알아보고 MESD 공격에 안전한지를 실험을 통해 검증한다.