• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.69-76
• /
• 2007

본 논문에서는 기존의 Bus-Invert Coding 계통의 여러 알고리즘들이 관습적으로 사용하던 Invert-line 을 제거하고 버스선을 통하여 코딩정보를 전송하는 새로운 설계방법을 제시하였다. Flip-Driver라고 하는 새로운 형태의 버스드라이버와 선택회로를 사용한 이 방식은 Invert-line을 사용하지 않을 뿐 아니라 코딩정보 전송 시 발생하는 추가적인 버스의 전이를 효과적으로 억제한다. 이러한 회로설계방식의 변환만으로도 여러 BI 알고리즘의 효율이 Invert-line을 사용할 때와 비교하여 40%-100% 증대시킬 수 있음을 실험을 통하여 검증하였다.

• 전기의세계
• /
• 제13권3호
• /
• pp.21-27
• /
• 1964

A method of triggering a series connected complementary transister flip-flop is described. Also measurements have been made for the operation region with respect to the input pulse variation. This circuit is compared with a Eccles-Jordan flip-flop when it used as a Nixie tube driver of a neon lamp driyer.

• 한국통신학회논문지
• /
• 제35권4A호
• /
• pp.408-416
• /
• 2010

플립 칩(Flip-Chip) 본딩을 적용하는 광 송신용 모듈에서 구동 IC(Driver IC)와 VCSEL(Vertical Cavity Surface Emitting Laser) 사이의 전송선에서 반사특성을 개선시키기 위한 덤벨 형태의 CPW 전송선 구조를 제안하였다. 제안된 구조는 반사특성을 개선시키기 위하여 기판 측면의 플립 칩 본딩 구조에 그라운드 더미 솔더 볼을 이용하여 CPW 전송선 구조를 유지하였고, 덤벨 형태의 CPW 전송선으로 설계하여 반사특성을 개선시켰다. 시뮬레이션 결과, 덤벨형태의 CPW 전송선의 반사 특성이 일반적인 CPW 전송선보다 13 dB 정도 우수한 것으로 나타났으며, CPW 전송선의 형태를 유지시키는 더미 그라운드 솔더 볼이 있을 때 4 dB 정도 반사특성이 개선되었다. 구동 IC 와 VCSEL의 임피던스 변화에 기인하는 전송선의 입출력 임피던스의 변화에 따른 반사특성의 변화율은 ${\pm}2.5\;dB$ 정도로 나타났다.

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.73-76
• /
• 2010

A two-facet approach was used to investigate the parametric performance of functional high-speed DDR3 (Double Data Rate) DRAM (Dynamic Random Access Memory) die placed in different types of BGA (Ball Grid Array) packages: wire-bonded BGA (FBGA, Fine Ball Grid Array), flip-chip (FCBGA) and lead-bonded $microBGA^{(R)}$. In the first section, packaged live DDR3 die were tested using automatic test equipment using high-resolution shmoo plots. It was found that the best timing and voltage margin was obtained using the lead-bonded microBGA, followed by the wire-bonded FBGA with the FCBGA exhibiting the worst performance of the three types tested. In particular the flip-chip packaged devices exhibited reduced operating voltage margin. In the second part of this work a test system was designed and constructed to mimic the electrical environment of the data bus in a PC's CPU-Memory subsystem that used a single DIMM (Dual In Line Memory Module) socket in point-to-point and point-to-two-point configurations. The emulation system was used to examine signal integrity for system-level operation at speeds in excess of 6 Gb/pin/sec in order to assess the frequency extensibility of the signal-carrying path of the microBGA considered for future high-speed DRAM packaging. The analyzed signal path was driven from either end of the data bus by a GaAs laser driver capable of operation beyond 10 GHz. Eye diagrams were measured using a high speed sampling oscilloscope with a pulse generator providing a pseudo-random bit sequence stimulus for the laser drivers. The memory controller was emulated using a circuit implemented on a BGA interposer employing the laser driver while the active DRAM was modeled using the same type of laser driver mounted to the DIMM module. A custom silicon loading die was designed and fabricated and placed into the microBGA packages that were attached to an instrumented DIMM module. It was found that 6.6 Gb/sec/pin operation appears feasible in both point to point and point to two point configurations when the input capacitance is limited to 2pF.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.222-223
• /
• 2010

TOP245P driver IC modeling technique are proposed for the LED Driver design. Analog behavioral model of TOP245P IC including the shunt regulator, under-voltage(UV) detection, over-voltage(OV) shut-down and SR flip-flop is developed by using PSPICE. The averaged-model and switching-model is applied to the LED driver simulation. The simulation results by the proposed TOP245P IC modeling technique are in good agreement with that in the data sheet and an experiment data.

• Journal of information and communication convergence engineering
• /
• 제9권1호
• /
• pp.74-77
• /
• 2011

PSPICE modeling of a commercial LED driver IC (TOP245P) and PC817A optocoupler is proposed for the switch-mode power supply (SMPS) (applicable to LED driver) design and simulation. An analog behavioral model of the TOP245P IC including the shunt regulator, under-voltage(UV) detection, over-voltage(OV) shut-down and SR flip-flop is developed by using PSPICE. The empirical equation of PC817A current transfer ratio (CTR) is fitted from the datasheet of PC817A. Two types of SMPSs are simulated with the averaged-model and switching-model. The simulation results by the proposed PSPICE models are in good agreement with those in the data sheet and an experimental data.

• ETRI Journal
• /
• 제26권1호
• /
• pp.1-6
• /
• 2004

The photonic quantum ring (PQR) laser is a three dimensional whispering gallery (WG) mode laser and has anomalous quantum wire properties, such as microampere to nanoampere range threshold currents and ${\sqrt{T}}$-dependent thermal red shifts. We observed uniform bottom emissions from a 1-kb smart pixel chip of a $32{\times}32$ InGaAs PQR laser array flip-chip bonded to a 0.35 ${\mu}m$ CMOS-based PQR laser driver. The PQR-CMOS smart pixel array, now operating at 30 MHz, will be improved to the GHz frequency range through device and circuit optimization.

• 한국전기전자재료학회논문지
• /
• 제21권8호
• /
• pp.719-726
• /
• 2008

In this paper, we designed driving IC for 500 V resonant half-bridge type power converter, In this single-ended level shifter, chip area and power dissipation was decreased by 50% and 23.5% each compared to the conventional dual-ended level shifter. Also, this newly designed circuit solved the biggest problem of conventional flip-flop type level shifter in which the power MOSFET were turned on simultaneously due to the large dv/dt noise. The proposed high side level shifter included switching noise protection circuit and schmmit trigger to minimize the effect of displacement current flowing through LDMOS of level shifter when power MOSFET is operating. The designing process was proved reasonable by conducting Spectre and PSpice simulation on this circuit using 1${\mu}m$ BCD process parameter.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.24-33
• /
• 2009

코딩정보의 전송을 위하여 보조선에서 발생하는 오버헤드전이는 Sequence Switching Code (SSC) 알고리즘의 확장성을 제한하는 가장 큰 걸림돌이 되어왔다. 본 논문에서는 보조선을 사용하지 않고 SSC 회로를 구현하는 방법과 함께 이 방법을 사용하여 보조선을 사용하였을 때 보다 오버헤드전이를 적게 발생시키는 방법을 제시하였다. 실험결과 새로운 방법을 적용함으로써 보조선을 사용하는 방식에 비하여 오버헤드전이의 발생을 50% 이하로 줄이고 알고리즘의 효율을 약 30% 향상시킬 수 있었다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2005년도 춘계 학술대회
• /
• pp.79-83
• /
• 2005

IT 기술, 반도체 산업 등의 급격한 발전에 힘입어 최근의 첨단 전자, 통신제품은 초경량 초소형화와 동시에 고기능 복합화의 발전 추세를 보이고 있다. 이런 추세에 발맞추어 전자제품, 통신제품의 핵심적인 부품인 IC chip도 소형화되고 있다. IC chip 패키징 기술의 하나인 Filp Chip Package는 Module Substrate 위에 Chip Surface를 Bumping 시킴으로서 최단의 접속길이와 저열저항, 저유전율의 특성도 가지면서 초소형에 높은 수율의 저 원가생산성을 갖는 첨단의 패키징 기술이다. 이런 패키징 기술은 수요증가와 더불어 폭발적으로 늘어나고 있으나 까다로운 공정기술에 의해 아직 여러 회사에서 장비가 출시되고 있지 못한 상태이다. 이에 본 연구에서는 최근 수요가 증가하는 LCD Driver IC용 COF 장비를 위한 Flip chip Bonding 장비 및 시스템을 설계, 제작하였다.