• 제목/요약/키워드: FPGA 실시간 구현

검색결과 220건 처리시간 0.023초

휴대용 멀티미디어 기기를 위한 실시간 얼굴 추적 시스템 (Real-Time Face Tracking System for Portable Multimedia Devices)

  • 윤석기;한태희
    • 대한전자공학회논문지SD
    • /
    • 제46권9호
    • /
    • pp.39-48
    • /
    • 2009
  • 사람의 얼굴 추적은 디지털 캠코더, 디지털 카메라, 휴대폰 등과 같은 휴대용 멀티미디어 장치에 대해 점차 중요한 이슈가 되어 왔다. 갈수록 확대되어 가는 얼굴 추적 응용 서비스 요구에 대해 소프트웨어 구현 대응은 성능 및 전력 소모 면에서 한계가 있다. 따라서 본 논문에서는 실시간으로 동작할 수 있는 하드웨어 기반의 저전력 얼굴 추적 시스템을 제안하고자 한다. 제안된 시스템은 FPGA 프로토타이핑과 삼성 65nm CMOS 공정으로 구현하여 검증하였고, 8.4 msec 미만의 추적 속도와 15만 게이트의 크기를 가지며 평균 20 mW의 동작 전력소모를 보여 실시간으로 동작하는 저전력 휴대용 멀티미디어 기기에 적합함을 입증하였다.

실시간 MPEG-1 오디오 인코더의 설계 및 구현 (A Design and Implementation of the Real-Time MPEG-1 Audio Encoder)

  • 전기용;이동호;조성호
    • 방송공학회논문지
    • /
    • 제2권1호
    • /
    • pp.8-15
    • /
    • 1997
  • 본 논문에서는 하나의 TMS320C31 Digital Signal Processor (DSP)를 사용하여 실시간으로 동작하는 Motion Picture Experts Group-1 (MPEG-1) 오디오 인코더 시스템을 구현하였다. 우선 MPEG-1 Audio Layer-2 및 심리음향모델-1 관련 기본 알고리듬을 C-언어로 구현하여 기본 동작을 확인하였다. 그리고 전체실행 시간을 줄이기 위하여, 이를 다시 Texas Instruments (Tl) 어셈블리어로 작성하였다. 마지막으로, MPEG-1 오디오 인코더 시스템을 위한 실제 DSP 하드웨어 회로 보드를 설계, 제작하였다. Analog-to-Digital Converter (ADC) 제어, 입출력 제어, 그리고 DSP 보드에서 PC로의 비트열 전송과 같은 주변 모듈들은 Very High Speed Hardware Description Language (VHDL)을 사용하여 Field Programmable Gate Array (FPGA)로 구현하였다. 제작된 시스템은 48 KHz로 샘플링 되는 스테레오 오디오 신호를 실시간으로 처리하여 192 kbps 비트율로 부호화된 비트열을 출력시킨다. 다양한 형태의 스테레오 오디오 신호를 통해, 제작된 오디오 인코더 시스템의 실시간 동작과 양질의 오디오 신호가 복원됨을 확인하였다.

  • PDF

Hazy Particle Map 기반 실시간 처리 가능한 자동화 안개 제거방법의 하드웨어 구현 (Hardware implementation of automated haze removal method capable of real-time processing based on Hazy Particle Map)

  • 심휘보;강봉순
    • 전기전자학회논문지
    • /
    • 제26권3호
    • /
    • pp.401-407
    • /
    • 2022
  • 최근 자율주행 자동차를 구현하기 위해 카메라 영상을 통해 객체 및 차선을 인식하여 자율주행하는 영상처리 기술이 연구되고 있다. 안개는 카메라 촬영 영상의 가시성을 떨어뜨리기 때문에 자율주행 자동차 오작동의 원인이 된다. 이를 해결하기 위해 카메라에 실시간 처리가 가능한 안개 제거 기능을 적용하는 것이 필요하다. 따라서 본 논문에서는 성능이 우수한 Sim의 안개 제거방법을 실시간 처리가 가능한 하드웨어로 구현한다. 제안하는 하드웨어는 Verilog HDL을 사용하여 설계하였고, Xilinx사의 xc7z045-2ffg900을 Target device로 설정하여 FPGA 구현하였다. Xilinx Vivado 프로그램을 이용한 논리합성 결과 4K(4096×2160) 고해상도 환경에서 최대 동작 주파수 276.932MHz, 최대 처리 속도 31.279fps를 가짐으로써 실시간 처리 기준을 만족한다.

실시간 영상처리를 위한 SVM 분류기의 FPGA 구현 (FPGA Design of SVM Classifier for Real Time Image Processing)

  • 나원섭;한성우;정용진
    • 전기전자학회논문지
    • /
    • 제20권3호
    • /
    • pp.209-219
    • /
    • 2016
  • 영상처리에 쓰이는 기계학습 방법 중 하나인 SVM은 일반화 능력이 뛰어나 객체를 분류하는 성능이 뛰어나다. SVM을 이용하여 객체를 분류하기 위해서는 여러 번의 MAC 연산을 반복해서 수행해야 한다. 하지만 영상의 해상도가 늘어남에 따라 분류를 해야 하는 개체가 늘어나게 되면 연산 시간이 증가하게 되어 실시간 처리를 요하는 고속 시스템에 사용하기 어렵다. 본 논문에서는 실시간 처리를 요하는 고속 시스템에서도 사용이 가능한 SVM 분류기 하드웨어 구조를 제안한다. 실시간 처리를 하는데 제한 요소가 되는 반복 연산은 병렬처리를 통하여 동시에 계산할 수 있게 하였고 다양한 종류의 특징점 추출기와도 호환이 가능하도록 설계하였다. 하드웨어 구현에 사용한 커널은 RBF 커널이며 커널 사용으로 생기는 지수 연산은 식을 변형하여 고정소수점 연산이 가능하도록 하였다. 제안한 하드웨어의 성능을 확인하기 위해 Xilinx ZC706 보드에 구현하였고 $1360{\times}800$ 해상도 이미지에 대한 수행 시간은 동작 주파수 100 MHz에서 약 60.46 fps로 실시간 처리가 가능함을 확인했다.

실시간 영상정보추출을 위한 영상처리시스템의 하드웨어 구현 (A Study on the Development of Onboard Vision System for Extraction of Image Information)

  • 이운근;이준웅;백광렬
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2002년도 하계학술대회 논문집 D
    • /
    • pp.2601-2604
    • /
    • 2002
  • 본 논문에서는 에지연산에 기반한 영상정보추출 알고리즘을 효율적으로 실시간 수행할 수 있는 온보드(onboard) 영상처리시스템의 하드웨어를 설계 및 구현하였다. 이는 실시간 처리를 위해 저급 영상처리부에 실시간 에지추출이 가능하도록 FPGA를 채택하고, 고급 영상처리는 DSP에서 수행하는 구조이다. 실험결과 제안한 실시간 영상처리시스템의 하드웨어 구조는 초당 25프레임 이상의 영상처리를 수행할 수 있는 연산속도를 나타내어 만족할 만한 결과를 나타내었다.

  • PDF

FPGA를 기반으로 한 GPS 신호생성기 구현 및 실내측위 시스템 (An Implementation of a GPS Signal Generator based on FPGA and Indoor Positioning System)

  • 최준혁;김영근;안명수
    • 한국위성정보통신학회논문지
    • /
    • 제10권3호
    • /
    • pp.38-43
    • /
    • 2015
  • 본 논문에서는 소프트웨어로 검증된 GPS 신호생성 알고리즘을 FPGA 기반으로 구현함으로써 RF레벨에서 다중 위성신호를 실시간으로 생성 가능한 GPS 신호생성기에 대해 기술한다. 탑재된 신호생성 알고리즘은 궤도 및 환경 오차 모델을 반영하고 수신기 위치를 기반으로 위성 신호를 모의한다. GPS 신호생성기 하드웨어는 16개의 위성 신호를 실시간으로 생성할 수 있는 디지털보드와 IF Data를 RF 신호로 변환해주는 아날로그보드로 구성되어 있다. Windows 기반의 신호생성 시뮬레이터를 제어하는 소프트웨어를 통해 항법신호뿐만 아니라 기만신호, 재밍신호를 생성이 가능하며 GIS 화면위에서 수신기의 경로를 편집할 수 있는 시나리오 구성 기능이 제공된다. GPS 신호생성기는 성능은 상용수신기를 이용해 검증하였다. GPS 신호생성기를 이용한 응용 예로써 실내측위 시스템을 구성하고 시험하였으며 실내측위 시스템의 정확도를 개선하는 것은 추가적인 연구를 진행하고 있다.

NetFPGA를 이용한 고성능 오버레이 멀티캐스트 패킷 전송 엔진 구현 (Implementation of High Performance Overlay Multicast Packet Forwarding Engine On NetFPGA)

  • 전혁진;이현석;정용진
    • 대한전자공학회논문지SD
    • /
    • 제49권6호
    • /
    • pp.9-17
    • /
    • 2012
  • 인터넷상에서 고품질 멀티미디어 서비스는 화상회의나 실시간 인터넷 방송 등 여러 분야에 적용 될 수 있기 때문에 주목받고 있다. 이러한 서비스에서 네트워크 자원을 효율적으로 사용하기 위해 IP 멀티캐스트가 해결책으로 제시되고 있지만 관리상의 문제점으로 인해 실제로 사용되지 못하고 있다. 대안으로 기존의 라우터들의 하드웨어를 변경하지 않고 상위계층에서 라우팅을 하는 오버레이 멀티캐스트가 제시되고 있다. 하지만 오버레이 멀티캐스트는 상위계층에서 멀티캐스팅 동작을 수행하기 때문에 최대 전송속도가 낮아서 고속 멀티미디어 데이터 전송에 부적합하다. 본 논문에서는 NetFPGA를 이용하여 고속의 처리가 필요한 부분인 멀티캐스팅 동작을 위한 패킷의 복제와 전송, 터널링 기능을 설계 하였다. 그 외에 비교적 고속의 처리가 필요하지 않은 부분은 소프트웨어로 구현하였다. 이로 인하여 실시간 처리가 가능하도록 하였다. 향후 성능 개선을 통하여 복제 가능한 지점의 수를 늘리고, 최적화를 통해 처리속도를 증가 시킬 연구를 진행할 것이다.

객체 추적을 위한 특징점 검출기의 설계 및 구현 (Design and Implementation of Feature Detector for Object Tracking)

  • 이두현;김현;조재찬;정윤호
    • 전기전자학회논문지
    • /
    • 제23권1호
    • /
    • pp.207-213
    • /
    • 2019
  • 본 논문에서는 객체 추적을 위한 간소화된 특징점 검출 알고리즘을 제안하고, 이의 실시간 처리를 위한 하드웨어 구조 설계 및 구현 결과를 제시한다. 기존 Shi-Tomasi 알고리즘은 객체 추적 응용에서 우수한 성능을 보이지만, 연산 복잡도가 큰 문제가 존재한다. 따라서, 기존 알고리즘에 비해 연산 복잡도를 간소화시키면서 유사한 성능 지원이 가능한 효율적인 특징점 검출 알고리즘을 제안하고, 하드웨어 설계 및 구현 결과를 제시한다. 제안된 특징점 검출기는 FPGA 기반 구현 결과, 1,307개의 logic slices, 5개의 DSP 48s, 86.91Kbit의 메모리로 구현 가능함을 확인하였으며, 114MHz의 동작 주파수로 $1920{\times}1080FHD$급 영상에 대해 54fps의 실시간 처리가 가능하다.

소형 밀리미터파 레이더를 위한 실시간 데이터 전처리 방법 연구 (A Study on Real-time Data Preprocessing Technique for Small Millimeter Wave Radar)

  • 최진규;신영철;홍순일;박창현;김윤진;김홍락;권준범
    • 한국인터넷방송통신학회논문지
    • /
    • 제19권6호
    • /
    • pp.79-85
    • /
    • 2019
  • 최근 소형 레이더는 한번의 타격으로 표적의 시스템을 무능화시키기 위해 높은 거리해상도를 갖는 소형 밀리미터파 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 레이더가 표적을 획득하고, 추적하기 위해서는 대용량의 데이터를 실시간으로 처리해야한다. 본 논문에서는 소형 밀리미터파 레이더에서 요구하는 대용량의 데이터를 실시간으로 처리하기 위한 실시간 데이터 전처리 방법을 정리하였다. 또한 실시간 데이터 전처리 방법으로 제시한 디지털 IF(Intermediate Frequency) 수신기, Window처리, DFT(Discrete Fourier Transform)를 FPGA (Field Programmable Gate Array)를 활용하여 구현하였다. 마지막으로 구현한 실시간 데이터 전처리 모듈은 소형 밀리미터파 레이더를 위한 신호처리기에 적용하여 실시간 데이터 전처리 기능과 관련된 성능시험으로 검증하였다.

NIDS를 위한 다중바이트 기반 정규표현식 패턴매칭 하드웨어 구조 (A Hardware Architecture of Multibyte-based Regular Expression Pattern Matching for NIDS)

  • 윤상균;이규희
    • 한국통신학회논문지
    • /
    • 제34권1B호
    • /
    • pp.47-55
    • /
    • 2009
  • 최근의 네트워크 침입탐지 시스템에서는 침입이 의심되는 패킷을 나타내는 데 정규표현식이 사용되고 있다. 고속 네트워크를 통해서 입력되는 패킷을 실시간으로 검사하기 위해서는 하드웨어 기반 패턴 매칭이 필수적이며 변화되는 패턴 규칙을 다루기 위해서는 FPGA와 같은 재구성 가능한 디바이스를 사용하는 것이 바람직하다. FPGA의 동작 속도 제한으로 바이트 단위의 패킷 검사로는 실시간 검사를 할 수 없는 경우에 이를 해결하기 위해서 여러 바이트 단위로 검사하는 것이 필요하다. 본 논문에서는 정규표현식 패턴 매칭을 n바이트 단위로 처리하는 하드웨어의 구조와 설계 방법을 제시하고 이에 대한 패턴 매칭 회로 생성기를 구현한다. Snort 규칙에 대해 FPGA로 합성된 하드웨어는 n=4일 때에 규칙에 따라서 $2.62{\sim}3.4$배의 처리 속도 향상을 보였다.