• 전자공학회논문지
• /
• 제49권11호
• /
• pp.141-148
• /
• 2012

Oversampling 기법을 사용한 analog-to-digital (A/D) 컨버터에서 샘플링 된 신호의 signal bandwidth를 낮추어 주기 위해 데시메이션 필터가 사용된다. 본 논문은 sigma-delta ADC에 사용될 수 있는 저전력 4 단 32 bit 데시메이터 필터 디자인을 제안한다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 세 개의 half-band FIR filter로 이루어져 있다. 전력소모를 최소화하기 위하여 CIC filter에는 pipeline구조가 사용되었고, FIR 필터의 multiplier 구조를 최적화하기 위하여 Canonic Signed Digit (CSD) 코드가 사용되었다. 130nm CMOS 공정으로 설계 자동화 CAD 도구를 사용하여 타이밍, 면적, 전력소모를 최적화하여 98.304 MHz 주파수에서 697 uW의 전력을 소모면서 32 bit, 192 kHz 아웃풋을 낼 수 있다.

• ETRI Journal
• /
• 제33권5호
• /
• pp.695-703
• /
• 2011

The number of adders and critical paths in a multiplier block of a multiple constant multiplication based implementation of a finite impulse response (FIR) filter can be minimized through common subexpression elimination (CSE) techniques. A two-bit common subexpression (CS) can be located recursively in a noncanonic sign digit (CSD) representation of the filter coefficients. An efficient algorithm is presented in this paper to improve the elimination of a CS from the multiplier block of an FIR filter so that it can be realized with fewer adders and low logical depth as compared to the existing CSE methods in the literature. Vinod and others claimed the highest reduction in the number of logical operators (LOs) without increasing the logic depth (LD) requirement. Using the design examples given by Vinod and others, we compare the average reduction in LOs and LDs achieved by our algorithm. Our algorithm shows average LO improvements of 30.8%, 5.5%, and 22.5% with a comparative LD requirement over that of Vinod and others for three design examples. Improvement increases as the filter order increases, and for the highest filter order and lowest coefficient width, the LO improvements are 70.3%, 75.3%, and 72.2% for the three design examples.

• 한국통신학회논문지
• /
• 제14권5호
• /
• pp.442-452
• /
• 1989

시스토릭 어레이를 이용한 FIR 필터를 구현하여 고속처리가 가능하게 설계하였으며, Cascade하게 칩연결이 가능하도록 설계하여 최대 128차의 FIR 필터를 실현할 수 있도록 하였다. 필터 계수는 Sign and Magnitude 형태로 외부에서 입력하며, 데이터는 2's Complement 형태로 입력되게 시스템을 설계하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.309-311
• /
• 2005

In general, for specific applications, customized hardware showed better performance than general processor in terms of processing time and power consumption. However, customized hardware systems have lacks of flexibility in nature and it leads the difficulties for debugging and architecture level revision for performance enhancement. To solve this problem, reconfigurable hardware is developed. Proposed reconfigurable hardware architecture for FIR filter system can easily change the architecture of filter blocks including filter tap size and their signal path. Proposed FIR filter architecture was implemented on FPGA using several MUXs and registers and it showed the reconfigurablility and reusability in several examples.

• 한국통신학회논문지
• /
• 제11권5호
• /
• pp.340-348
• /
• 1986

변환을 이용한 2차원 zero-phase FIR 디지털 필터의 설계는 인기가 있고 잘 발전된 기술이나, 현재 설계된 4상한 대칭 필터의 형태는 원점에서 원거리의 주파수에서 정확하게 환상 대칭이 되지 못하는 단점을 가지고 있다. 적절한 급수의 확장 방법에 의한 변환을 이용하여 어떻게 다차원 필터에 대해 임의의 정확성을 갖는 대칭의 필요성이 만족되게 할 수 있는가를 보인다. 이러한 변환 방법으로써 일반적으로 McClellan 변환이 알려져 왔다. 본 논문에서는 원점으로부터 원거리의 주파수에서 훌륭한 환상 대칭이 되는 간단한 방법을 제시하였다. 이 방법은 1차원 필터로부터 2차원 환상 대칭 FIR디지탈 필터의 설계를 위해서 변형된 McClellan 변환을 이용하는 것으로써 band-pass 필터와 같은 다수의 cut-off 영역을 갖는 2차원 FIR필터의 설계에 매우 유용하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.827-830
• /
• 2003

This paper proposes an area-efficient FIR filter architecture for sampling rate conversion of hi-fi audio data. Sampling rate conversion(SRC) block converts audio data sampled at 96KHz down to 48KHz sampled data and vice versa. 63-tap FIR filter coefficients have been synthesized that gives 100dB stop band attenuation and 5.2KHz transition bandwidth. Time-shared filter architecture requires only one multiplier and accumulator for 63-tap filter operation. This results in huge hardware saving of up to 10~19 times smaller compared with traditional FIR structure.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.859-862
• /
• 1999

We designed a 128-tap FIR filter for a modem which complies with ITU-T V.32. We adopted pipeline technique and realized delay-taps with two ring-buffers. The multiplier in this filter carries out 2's complement fixed-point multiplication of 14bit $\times$ 16bit. The designed filter is expected to operate at 50MHz.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.443-446
• /
• 2005

현대 사회가 방대한 양의 정보에 대한 획득, 저장 및 전송의 과정을 필요로 함에 따라, 신호처리의 중요성이 증가하고 있으며, 영상과 같은 2차원 신호에 대해서 다양한 형태의 디지털 필터가 설계되어 사용되고 있다. 이러한 디지털 필터에는 IIR(infinite impulse response) 필터와 FIR(finite impulse response) 필터가 있으며, 특히 구현이 용이하고 선형위상특성과 안정성을 가지는 FIR 필터가 많은 분야에서 적용되고 있다. 또한 FIR 필터의 설계에 있어서 통과대역과 저지대역에서의 평탄 특성은 중요한 요소이다. 본 논문에서는 Bernstein 다항식을 이용하여 2차원 Circular FIR 저역통과 필터를 설계하였으며, 통과대역과 저지대역에서 평탄한 특성을 나타내도록 하였다. 그리고 설계된 필터를 시뮬레이션하기 위해, AWGN이 중첩된 테스트 영상을 사용하였으며, 필터링 결과를 기존의 방법들과 비교하였다.

• 한국통신학회논문지
• /
• 제31권8C호
• /
• pp.806-815
• /
• 2006

디지털 변복조 장치에는 디지털 신호의 표본화 속도를 변환시키는 표본화 속도 변환기(SRC: sample rate converter)가 필요한데, 여기에 사용되는 저역필터의 구현 문제를 연구하였다. 표본화 속도 변환율이 클 경우에는 저역필터의 신호처리 연산량이 많아져서 구현에 부담이 되므로 연산량을 감소시키는 방안이 중요하다. 본 논문에서는 이 필터를 2 단의 직렬 필터로 분할하여 구현하는 설계 방법을 제시하였고, 1 단 구조의 단일 필터로 구현하였을 경우에 비교하여 신호처리 연산량이 감소되는 것을 확인하였다. 표본화 속도 변환율이 증가할수록 2 단분할 방안에 의한 연산량 감소 효과는 증가하며, 변환율이 32 에서는 72 %까지 감소되는 것을 확인하였다. 변환율을 2 단으로 분할함에 있어서도 인수의 조합에 따라서 감소 효과가 다르게 나타났으므로, 여러 변환율에 대하여 최적 성능의 분할율을 조사하였다. 저역필터는 다상 필터 구조를 갖는 FIR 필터를 대상으로 하였으며, 필터계수의 설계는 Parks-McCllelan 알고리즘을 이용하였다.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.437-447
• /
• 2003

Circulant Matrix Factorization (CMF)는 covariance 행렬의 spectral factorization된 결과를 얻을 수 있다. 우리는 얻어진 결과를 가지고 일반적으로 잘 알려진 방법인 Schur algorithm을 이용하여 finite impulse response(FIR)와 infinite impulse response (IIR) lattice 필터를 설계하는 방법을 제안하였다. CMF는 기존에 많이 사용되는 root finding을 사용하지 않고 covariance polynomial로부터 minimum phase 특성을 가지는 polynomial을 얻는데 유용한 방법이다. 그리고 Schur algorithm은 toeplitz matrix를 빠르게 Cholesky factorization하기 위한 방법으로 이 방법을 이용하면 FIR/IIR lattice 필터의 계수를 쉽게 찾아낼 수 있다. 본 논문에서는 이러한 방법들을 이용하여 FIR과 IIR lattice 필터의 설계의 계산적인 예제를 제시했으며, 제안된 방법과 다른 기존에 제시되었던 방법 (polynomial root finding과 cepstral deconvolution)들과 성능을 비교 평가하였다.