• 제목/요약/키워드: FFT

검색결과 1,751건 처리시간 0.038초

SIMD 구조를 갖는 프로세서에서 FFT 연산 가속화 (Acceleration of FFT on a SIMD Processor)

  • 이주영;홍용근;이현석
    • 전자공학회논문지
    • /
    • 제52권2호
    • /
    • pp.97-105
    • /
    • 2015
  • 이 논문은 SIMD 구조를 갖는 프로세서에서 FFT 연산을 효과적으로 처리하는 방법에 대한 것이다. FFT는 디지털 신호처리 분야에서 널리 사용되는 범용 알고리즘으로 이의 효과적인 처리는 성능 향상에 있어서 매우 중요하다. Bruun 알고리즘은 반복적인 인수분해를 통해 구현되는 FFT 알고리즘으로, 널리 사용되는 Cooley-Tukey 알고리즘에 비해 복소수 곱셈이 아닌 실수 곱셈으로 대부분의 동작을 수행하는 장점을 가지고 있으나, SIMD 프로세서에서 구현하는 데는 벡터 데이터의 정렬 형태가 복잡하고 연산에 필요한 계수들을 저장할 메모리를 더 필요로 하는 단점이 있다. 실험 결과에 따르면 길이 1024인 FFT 연산을 SIMD 프로세서에서 수행하는데 있어서 Bruun 알고리즘은 Cooley-Tukey 알고리즘에 비해서 약 1.2배의 더 높은 처리성능을 보이지만, 약 4 배 더 큰 데이터 메모리를 필요로 한다. 따라서 데이터 메모리에 대한 제약이 큰 경우가 아니라면 SIMD 프로세서에서 Bruun 알고리즘이 FFT 연산에 적합하다.

Zoom FFT를 이용한 정밀 레벨 측정 장치의 구현 (Implementation of Precise Level Measurement Device using Zoom FFT)

  • 지석준;이준탁
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제36권4호
    • /
    • pp.504-511
    • /
    • 2012
  • 본 연구에서는 FMCW타입의 레이더 레벨 트랜스미터의 송 수신 신호간 주파수 차인 비트 주파수를 이용한 레벨 측정 장치를 구현하고자 한다. 레벨 정보를 나타내는 비트 주파수는 FFT(Fast Fourier Transform)과정을 통해 해석되며, 주파수 정밀도를 향상시키기 위해 Zoom FFT 기법을 적용하였다. Zoom FFT는 신호 처리 장치의 설계 초기에 결정되는 샘플링 주파수나 샘플링 데이터 수를 변경하지 않고도 주파수 분해능을 개선할 수 있는 장점을 가지며, Zoom FFT를 적용함으로써 146.5[mm]이던 거리 분해능을 5[mm]의 거리 분해능으로 크게 개선하였다. 또한, 스플라인 보간법을 활용하여 FFT point 수를 늘임으로써 레벨 측정 오차를 개선할 수 있었다. Zoom FFT를 적용한 거리 측정 방식의 유효성을 검증하기 위하여 1[mm] 단위로 거리 조정이 가능한 실험 장치를 제작하였으며, 실험을 통해 700~2,000[mm]의 거리에서 ${\pm}2$[mm] 이내의 측정 오차로 정밀 측정이 가능함을 확인하였다.

OFDM 변복조를 위한 단일 메모리 구조의 FFT/IFFT 코어 생성기 (A single-memory based FFT/IFFT core generator for OFDM modulation/demodulation)

  • 임창완;전흥우;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 춘계학술대회
    • /
    • pp.253-256
    • /
    • 2009
  • 본 논문에서는 OFDM 기반의 통신 시스템용 FFT/IFFT 코어 생성기(FFT_Core_Gen)를 구현하였다. FFT_Core_Gen은 $N=64{\times}2^k$($0{\leq}k{\leq}7$)의 8가지 FFT/IFFT 코어의 Verilog-HDL 코드를 생성한다. 생성되는 FFT/IFFT 코어는 in-place 방식의 단일 메모리 구조를 기반으로 하며, FFT 길이에 따라 radix-4와 radix-2 DIF 알고리듬의 혼합 구조가 적용된다. 또한, 메모리 감소와 연산 정밀도 향상을 위하여 중간 결과값의 크기에 따른 조건적 스케일링이 연산 stage 단위로 적용되도록 하였으며, 내부 데이터와 격자계수는 각각 14비트를 사용한다. FFT_Core_Gen에서 생성되는 FFT/IFFT 코어의 연산 정밀도는 최소 58-dB (N=8,192)에서부터 최대 63-dB (N=64)의 SQNR을 갖는다. 생성되는 코어를 $0.35-{\mu}m$ CMOS 표준 셀로 합성한 결과 75-MHz@3.3-V의 속도로 동작 가능하여 64점 FFT 연산에 $2.55-{\mu}s$가 소요되고, 8192점 FFT 연산에 $762.7-{\mu}s$가 소요되어 OFDM 기반의 무선 랜, DMB, DVB 시스템의 요구조건을 만족한다.

  • PDF

전압파형을 이용한 트래킹 진전과정 분석방법에 관한 연구 (A Study on the Analysis Method of Tracking Process using Voltage Waveforms)

  • 지승욱;이춘하;윤대희;송현직;심광열;박원주;이광식
    • 조명전기설비학회논문지
    • /
    • 제20권8호
    • /
    • pp.30-35
    • /
    • 2006
  • 고전기 전자 측정에서 가장 쉽고 정확하게 측정할 수 있는 것이 전압이다. 그래서 우리는 단지 전압만으로 트래킹의 진전과정을 알 수 있는 방법을 연구하였고, 이를 분할-FFT(Partition-FFT)라고 명명하였다. 트래킹은 IEC 60112에서 제안하는 방법과 시험 장비로 모의하였다. 이 때 얻은 전압파형을 분할-FFT로 분석하였고, 그 결과 정상상태에서 트래킹이 일어나기까지의 과정을 6단계로 명확히 구분할 수 있었다. 트래킹 현상은 전기재해의 주요 원인 중 하나이다. 분할-FFT는 오실로스코프와 컴퓨터 소프트웨어에만 의존한다. 따라서 기존의 전기설비에 분할-FFT를 적용한다면 적은 비용과 쉬운 측정으로 트래킹으로 인한 전기재해를 방지할 수 있다. 무엇보다도 분할-FFT는 트래킹 진전과정을 시각적으로 표현해 주기 때문에 일반인들도 쉽게 전기재해 발생 가능성을 판별해 낼 수 있을 것이다.

IEEE 802.16e Mobile WiMax 시스템을 위한 효율적인 FFT 프로세서 설계 (Design of Efficient FFT Processor for IEEE 802.16e Mobile WiMax Systems)

  • 박윤옥;박종원
    • 한국인터넷방송통신학회논문지
    • /
    • 제10권2호
    • /
    • pp.97-102
    • /
    • 2010
  • 본 논문에서는 IEEE 802.16e mobile WiMax 시스템을 위한 효율적인 FFT 프로세서 구조를 제안한다. 제안된 scalable FFT/IFFT 프로세서는 128/512/1024/2048-point FFT 연산을 가변적으로 수행할 수 있다. 또한 mixed radix (MR) 기법과 multi- path delay commutator (MDC) 구조를 사용하여 비단순 승산을 줄임으로써 기존의 설계 구조에 비해 시스템 수율 변화 없이 하드웨어 복잡도를 크게 감소시켰다. 제안된 scalable FFT/IFFT 프로세서는 하드웨어 설계 언어 (HDL)를 이용하여 설계 되었고, 0.18um CMOS 스탠다드 셀 라이브러리를 이용하여 논리 합성되었다. 논리 합성 결과 4채널 radix-2 MDC (R2MDC) FFT 프로세서와 비교시 16% 감소된 게이트 수와 27% 감소된 메모리로 구현 가능함이 확인되었다.

OFDM 기반 통신 시스템용 단일 메모리 구조의 64~8,192점 FFI/IFFFT 코어 생성기 (A Generator of 64~8,192-point FFT/IFFT Cores with Single-memory Architecture for OFDM-based Communication Systems)

  • 임창완;전흥우;신경욱
    • 한국정보통신학회논문지
    • /
    • 제14권1호
    • /
    • pp.205-212
    • /
    • 2010
  • 본 논문에서는 OFDM 기반의 통신 시스템용 FFT/IFFT 코어 생성기 (FCore_Gen)를 구현하였다. FCore_Gen은 FFT 길이, 입력 비트수, 내부 중간 결과 값의 비트수, 격자계수 비트수 등의 선택에 따라 총 640가지 의 FFT/IFFT 코어를 Verilog-HDL 코드로 생성한다. 생성되는 FFT/IFFT 코어는 in-place 방식의 단일 메모리 구조를 기반으로 하며, FFT 길이에 따라 radix-4, radix-2 알고리듬의 혼합 구조가 적용된다. 또한, 메모리 감소와 연산 정밀도 향상을 위하여 중간 결과 값의 크기에 따른 조건적 스케일링이 연산 stage 단위로 적용되도록 하였다. 생성되는 코어를 $0.35-{\mu}m$ CMOS 표준 셀로 합성 한 결과 75-MHz@3.3-V의 속도로 동작 가능하여 64점 FFT 연산에 $2.55-{\mu}s$가 소요되고, 8192 점 FFT 연산에 $762.7-{\mu}s$가 소요되어 OFDM기반의 무선 랜, DMB, DVB 시스템의 요구조건을 만족한다.

다중표준 OFDM 시스템용 가변길이 FFT/IFFT 프로세서 (A Variable-Length FFT/IFFT Processor for Multi-standard OFDM Systems)

  • 임창완;신경욱
    • 한국통신학회논문지
    • /
    • 제35권2A호
    • /
    • pp.209-215
    • /
    • 2010
  • 다중 표준을 지원하는 OFDM 기반 통신 시스템용 가변길이 FFT/IFFT 프로세서 (VL_FCore)를 설계하였다. VL_FCore는 $N=64{\times}2^k\;(0{\leq}k{\leq}7)$의 8가지 길이의 FFT/IFFT를 선택적으로 연산할 수 있으며, in-place 방식의 단일 메모리 구조를 기반으로 FFT 길이에 따라 radix-4와 radix-2 DIF 알고리듬의 혼합구조가 적용된다. 중간 결과 값의 크기에 따른 2단계 조건적 스케일링 기법을 적용하여 메모리 크기 감소와 연산 정밀도 향상을 이루었다. 설계된 VL_FCore의 성능을 평가한 결과, 64점~8,192점 FFT 연산에 대해 평균 60 dB 이상의 SQNR 성능을 가지며, $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성하여 23,000 게이트와 32 Kbytes의 메모리로 구현되었다. VL_FCore는 75-MHz@3.3-V의 클록으로 동작하며, 64점 FFT 연산에 $2.25-{\mu}s$, 8,192점 FFT 연산에 $762.7-{\mu}s$가 소요되어 다양한 OFDM 통신 시스템의 요구조건을 만족한다.

0.35um 공정에서 OFDM 용 전류모드 FFT LSI를 위한 I-V Converter 설계 (Design of Current-to-Voltage Converter for the Current-mode FFT LSI in 0.35um processing)

  • 배성호;홍순양;전성용;김성권
    • 한국지능시스템학회:학술대회논문집
    • /
    • 한국퍼지및지능시스템학회 2007년도 춘계학술대회 학술발표 논문집 제17권 제1호
    • /
    • pp.469-472
    • /
    • 2007
  • 최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다 OFDM 방식의 고속 무선 데이터 통신를 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. OFDM의 단점인 전력문제를 보안하기 위해서 Current-mode FFT LSI가 제안되었다. 본 논문에서는 Current-mode FFT LSI의 구현을 위한 저전력 IVC를 설계하였다. 설계된 IVC는 FFT Block의 출력이 $13.65{\mu}A$ 이상일 때에 3V 이상의 전압을 출력하고, FFT Block의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력한다. 그리고 IVC의 총 소모전력은 약 1.65mW이다. $0.35{\mu}A$ 공정에서의 저전력 IVC를 설계함으로서, $0.35{\mu}A$ 공정에서의 Current-mode FFT LSI의 설계가 가능해졌다. 저전력 OFDM 통신용 Current-mode FFT LSI는 무선통신의 발전에 기여할 것으로 전망한다.

  • PDF

Multiband OFDM UWB(Ultra Wide Band) 통신시스템을 위한 저전력 FFT(Fast Fourier-Transform) 설계에 관한 연구 (A Research on Low-power FFT(Fast Fourier Transform) Design for Multiband OFDM UWB(Ultra Wide Band) Communication System)

  • 하종익;김인수;민형복
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2009년도 제40회 하계학술대회
    • /
    • pp.2119.1_2120.1
    • /
    • 2009
  • UWB(Ultra Wide Band)는 차세대 무선통신 기술로 무선 디지털펄스라고도 한다. GHz대의 주파수를 사용하면서도 초당 수천~수백만 회의 저출력 펄스로 이루어진 것이 큰 특징이다[1]. 기존 무선통신 기술의 양대 축인 IEEE 802.11과 블루투스 등에 비해 속도와 전력소모 등에서 월등히 앞서고 있으며, SoC(System on a Chip)의 저전력 구현에 대한 연구가 활발히 진행되고 있다. OFDM은 크게 FFT(Fast Fourier Transform) 블록, Interpolation /decimation 필터 블록, 비터비 블록, 변복조 블록, 등화기 블록 등으로 구성된다. 고속 시스템에서는 대역효율성이 우수한 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 사용하고 있으며, OFDM 전송방식은 직렬로 입력되는 데이터 열을 병렬 데이터 열로 변환한 후에 부반송파에 실어 전송하는 방식이다. 이와 같은 병렬화와 부반송파를 곱하는 동작은 IFFT와 FFT로 구현이 가능한데, FFT 블록의 구현 비용과 전력소모를 줄이는 것이 핵심사항이라고 할 수 있다. 기존논문에서는 OFDM용 FFT 구조로 단일버터플라이연산자 구조, 파이프라인 구조, 병렬구조 등의 여러 구조가 제안되었다[2]. 본 논문에서는 Radix-8 FFT 알고리즘 기반의 New partial Arithmetic 저전력 FFT 구조를 제안하였다. 제안한 New partial Arithmetic 저전력 FFT구조는 곱셈기 대신 병렬 가산기를 이용 하여 지금까지 사용되는 FFT 구조보다 전력소모를 줄일 수 있음을 보였다.

  • PDF

가스터빈 연소진동 데이터 처리를 위한 FFT 기반의 모니터링 시스템 (FFT based Monitoring System for Combustion Vibration Data Processing of Gas Turbine)

  • 이상혁;강필순
    • 한국정보통신학회논문지
    • /
    • 제11권12호
    • /
    • pp.2327-2334
    • /
    • 2007
  • 본 논문에서는 가스터빈의 연소진동 데이터의 취득, 저장, 표시를 위한 모니터링 시스템의 구현에 있어 통신 속도의 향상 및 데이터 저장 공간을 축소시킬 수 있는 방안을 제시한다. 제안된 방법은 샘플 원시 데이터(Raw Data)로 부터 FFT를 수행하고 결과 데이터를 코드화 하여 모니터링 PC로 전송하여 저장함으로서 데이터 저장 공간을 줄일 수 있다. 수신된 데이터를 화면에 표시하기 위한 원신호로의 복원은 역 FFT에 의해 이루어진다. 제안된 방식의 타당성과 효율성 검증을 위해 시뮬레이션을 수행하였으며, FFT 차수와 Gibbs's 효과간의 상관관계를 분석하였다. 모의 가스터빈의 연소실험을 통해 제안된 데이터 처리 및 저장 방법의 우수성을 검증하였다.