• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 추계학술대회 논문집
• /
• pp.464-467
• /
• 1999

The undoped-InSe and Sn-doped InSe single crystals were grown by vertical Bridgman method and their properties were invesigated. The orientations and the crystallinites of these crystals were identified by X-ray diffraction(XRD), double crystal rocking curve(DCRC) and etch-pit density(EPD) measurements. From the Raman spectrum at room temperature, TO, LO modes and together with their overtones and combinations were observed. Optical properties were inves ated by PL at 12K and direct band gap of these crystals obtained from optical absorption spectrum. Compared with undo&-InSe, electrical properties of Sn-doped InSe were increased and the electrical conductivity type were n-type. But electrical properties along growth direction of crystals and radial direction of wafer showed nearly uniform distribution. The Zn diffusion mechanism in InSe could be explained by interstitial-substitutional and vacancy complex models and the activation energy of 1.15-3.01eV were needed for diffusion.fusion.

• 센서학회지
• /
• 제31권1호
• /
• pp.41-44
• /
• 2022

In this study, we have fabricated and characterized vertical double-gate (DG) InGaAs tunnel field-effect-transistors (TFETs) with Al₂O₃/HfO₂ = 1/5 nm bi-layer gate dielectric by employing a top-down approach. The device exhibited excellent characteristics including a minimum subthreshold swing of 60 mV/decade, a maximum transconductance of 141 µS/㎛, and an on/off current ratio of over 10³ at 20℃. Although the TFETs were fabricated using a dry etch-based top-down approach, the values of DIBL and hysteresis were as low as 40 mV/V and below 10 mV, respectively. By evaluating the effects of constant voltage and hot carrier injection stress on the vertical DG InGaAs TFET, we have identified the dominant charge trapping mechanism in TFETs.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.8-13
• /
• 2001

$CeO_2$ 박막은 강유전체 메모리 디바이스 응용을 위한 금속-강유전체-절연체-실리콘 전계효과 트랜지스터 구조에서의 강유전체 박막과 실리콘 기판 사이의 완충층으로서 제안되어지고 있다. 본 논문에서는 $CeO_2$ 박막을 유도 결합 플라즈마를 이용하여 $Cl_2$/Ar 가스 혼합비에 따라 식각하였다. 식각 특성을 알아보기 위한 실험조건으로는 RF 전력 600 W, dc 바이어스 전압 -200 V, 반응로 압력 15 mTorr로 고정하였고 $Cl_2$($Cl_2$+Ar) 가스 혼합비를 변화시키면서 실험하였다. $Cl_2$/($Cl_2$+Ar) 가스 혼합비가 0.2일때 $CeO_2$ 박막의 식각속도는 230 ${\AA}$/min으로 가장 높았으며 또한 $YMnO_3$에 대한 $CeO_2$의 선택비는 1.83이였다. 식각된 $CeO_2$ 박막의 표면반응은 XPS와 SIMS를 통해서 분석하였다. XPS 분석 결과 $CeO_2$ 박막의 표면에 Ce와 Cl의 화학적 반응에 의해 CeCl 결합이 존재함을 확인하였고, 또한 SIMS 분석 결과로 CeCl 결합을 확인하였다. $CeO_2$ 박막의 식각은 Cl 라디칼의 화학적 반응의 도움을 받으며 Ce 원자는 Cl과 반응을 하여 CeCl과 같은 혼합물로 $CeO_2$ 박막 표면에 존재하며 이들 CeCl 혼합물은 Ar 이온들의 충격에 의해 물리적으로 식각 되어진다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.145-145
• /
• 2008

High-k materials have been paid much more attention for their characteristics with high permittivity to reduce the leakage current through the scaled gate oxide. Among the high-k materials, $ZrO_2$ is one of the most attractive ones combing such favorable properties as a high dielectric constant (k= 20 ~ 25), wide band gap (5 ~ 7 eV) as well as a close thermal expansion coefficient with Si that results in good thermal stability of the $ZrO_2$/Si structure. During the etching process, plasma etching has been widely used to define fine-line patterns, selectively remove materials over topography, planarize surfaces, and trip photoresist. About the high-k materials etching, the relation between the etch characteristics of high-k dielectric materials and plasma properties is required to be studied more to match standard processing procedure with low damaged removal process. Among several etching techniques, we chose the inductively coupled plasma (ICP) for high-density plasma, easy control of ion energy and flux, low ownership and simple structure. And the $BCl_3$ was included in the gas due to the effective extraction of oxygen in the form of $BCl_xO_y$ compounds. During the etching process, the wafer surface temperature is an important parameter, until now, there is less study on temperature parameter. In this study, the etch mechanism of $ZrO_2$ thin film was investigated in function of $Cl_2$ addition to $BCl_3$/Ar gas mixture ratio, RF power and DC-bias power based on substrate temperature increased from $10^{\circ}C$ to $80^{\circ}C$. The variations of relative volume densities for the particles were measured with optical emission spectroscopy (OES). The surface imagination was measured by scanning emission spectroscope (SEM). The chemical state of film was investigated using energy dispersive X-ray (EDX).

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.241-241
• /
• 2008

Macrofore formation in silicon and other semiconductors using electrochemical etching processes has been, in the last years, a subject of great attention of both theory and practice. Its first reason of concern is new areas of macropore silicone applications arising from microelectromechanical systems processing (MEMS), membrane techniques, solar cells, sensors, photonic crystals, and new technologies like a silicon-on-nothing (SON) technology. Its formation mechanism with a rich variety of controllable microstructures and their many potential applications have been studied extensively recently. Porous silicon is formed by anodic etching of crystalline silicon in hydrofluoric acid. During the etching process holes are required to enable the dissolution of the silicon anode. For p-type silicon, holes are the majority charge carriers, therefore porous silicon can be formed under the action of a positive bias on the silicon anode. For n-type silicon, holes to dissolve silicon is supplied by illuminating n-type silicon with above-band-gap light which allows sufficient generation of holes. To make a desired three-dimensional nano- or micro-structures, pre-structuring the masked surface in KOH solution to form a periodic array of etch pits before electrochemical etching. Due to enhanced electric field, the holes are efficiently collected at the pore tips for etching. The depletion of holes in the space charge region prevents silicon dissolution at the sidewalls, enabling anisotropic etching for the trenches. This is correct theoretical explanation for n-type Si etching. However, there are a few experimental repors in p-type silicon, while a number of theoretical models have been worked out to explain experimental dependence observed. To perform ordered macrofore formaion for p-type silicon, various kinds of mask patterns to make initial KOH etch pits were used. In order to understand the roles played by the kinds of etching solution in the formation of pillar arrays, we have undertaken a systematic study of the solvent effects in mixtures of HF, N-dimethylformamide (DMF), iso-propanol, and mixtures of HF with water on the macrofore structure formation on monocrystalline p-type silicon with a resistivity varying between 10 ~ 0.01 $\Omega$ cm. The etching solution including the iso-propanol produced a best three dimensional pillar structures. The experimental results are discussed on the base of Lehmann's comprehensive model based on SCR width.

• 청정기술
• /
• 제7권3호
• /
• pp.203-214
• /
• 2001

플라즈마를 발생시키는 반응기체의 종류에 따라 실리콘 산화막 세정에 어떠한 영향을 미치는지에 대해 연구하였다. 압력 (100 mTorr), 전력 (300 W, 500 W), 전극간 거리 (5, 8, 11.5 cm), 세정시간 (90초, 180초), 가스유량 (50sccm) 등의 변수들을 고정시키고 $CHF_3$, $CF_4$, 아르곤, 산소 등의 세정가스를 변화시키며 세정성능을 비교하였다. 세정결과 아르곤 플라즈마는 단지 물리적인 스퍼터링 효과만으로 세정속도가 느렸다. 산소 플라즈마는 5cm 전극거리, 300W, 180초 세정시 좋은 세정효과를 내었으나, 표면거칠기가 증가하였다. $CF_4$ 플라즈마의 경우 가장 좋은 세정효과를 얻었다. $CHF_3$ 플라즈마는 CFx/F의 비율을 낮출 수 있는 첨가기체가 필요함을 알 수 있었다. $CHF_3$에 아르곤을 첨가하였을 경우에는 원활한 세정효과를 얻을 수 없었으나, 산소를 첨가하였을 경우 좋은 세정효과를 얻을 수 있었다.

• 한국진공학회지
• /
• 제15권4호
• /
• pp.387-394
• /
• 2006

본 연구에서는 반응성 이온빔을 low-angle forward reflection으로 생성시킨 중성빔을 이용하여 Aspect Ratio Dependent Etching (ARDE) 현상이 제거되는 효과에 대하여 연구하였다. SF6 가스를 사용하여 Inductively Coupled Plasma system과 이온빔으로 각각 poly-Si 을 식각한 결과 ARDE 현상을 관찰할 수 있었으며, Si 기판위에 증착된 Poly-Si을 식각하는 것보다 $SiO_2$ 기판 위에 증착된 Poly-Si을 식각하는 것이 ARDE 현상이 더 많이 나타난다는 것을 관찰할 수 있었다. 반면에 같은 공정 조건에서 중성빔으로 poly-Si을 식각한 결과 이러한 ARDE 현상이 효과적으로 제거되었음을 관찰할 수 있었다. 중성빔을 이용하여 ARDE 현상이 제거되는 원리는 2 차원의 XOOPIC code 와 TRIM code를 사용하여 여러가지 나노스케일의 형상을 컴퓨터 시뮬레이션하여 증명하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.150-150
• /
• 2008

본 연구에서는 Wet chemistry damage가 Nanopatterned p-ohmic electrode에 미치는 영향을 연구하였다. Nanopattern은 Metal clustering을 이용하여, P-GaN와 Ohmic형성에 유리한 Pd을 50$\AA$ 적층한 후 Rapid Thermal Annealing방법으로 $850^{\circ}C$, $N_2$분위기에서 3min열처리를 하여 Pd Clustering mask 를 제작하였다. Wet etching은 $85^{\circ}C$, $H_3PO_4$조건에서 시간에 따라 Sample을 Dipping하는 방법으로 시행하였다 Ohmic test를 위해서 Circular - Transmission line Model 방법을 이용하였으며, Atomic Force Microscopy과 Parameter Analyzer로 Nanopatterned GaN surface위에 형성된 Ni/ Au Contact에서의 전기적 분석과, 표면구조분석을 시행하였다. AFM결과 Wet처리시간에 따라서 Etching형상 및 Etch rate이 영향을 받는 것이 확인되었고, Ohmic test에서 Wet chemistry처리에 의한 Tunneling parameter와 Schottky Barrier Height가 크게 증/감함을 관찰하였다. 이러한 결과들은 Wet처리에 의해서 발생된 Defect가 GaN의 표면과 하부에서 발생되며, Deep acceptor trap 및 transfer거동과 밀접한 관련이 있음을 확인 할 수 있었다. 보다 자세한 Transport 및 Wet chemical처리영향에 관한 형성 Mechanism은 후에 I-V-T, I-V, C-V, AFM결과 들을 활용하여 발표할 예정이다.

• 공업화학
• /
• 제20권1호
• /
• pp.99-103
• /
• 2009

반도체 소자의 실리콘 게이트 전극 식각공정은 산화막에 대한 높은 식각 선택비와 정확한 식각형상 제어 등의 공정요구 조건을 충족시키기 위해 고밀도 플라즈마 식각공정을 사용하나 식각 후 notching이 발생되는 문제점을 보이고 있다. 특이하게 도핑 되지 않은 비정질 실리콘을 게이트 전극 물질로 사용한 경우 발생된 notching의 위치가 가장 외곽에 위치한 게이트 전극선의 바깥쪽에서 주로 발생되는 것이 관찰 되었다. 본 연구에서는 $Cl_2/HBr/O_2$의 식각기체 구성으로 notching 발생이 식각변수들에 따라 받는 경향성을 파악하고, 식각장치 내에서 실리콘 기판에 도달하는 식각 이온들의 진행경로를 분석하였다. 주 원인은 플라즈마 내의 식각 활성종 이온들이 대전효과에 의하여 궤적의 왜곡이 일어나 notching 현상이 발생되는 것으로 파악되었다. 이 결과를 바탕으로 도핑 되지 않은 비정질 실리콘 게이트 식각에서 발생하는 notching의 형성기구를 정성적으로 설명하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.460-460
• /
• 2012

반도체 Device가 Shrink 함에 따라 Pattern Size가 작아지게 되고, 이로 인해 Photo Resist 물질 자체만으로는 원하는 Patterning 물질들을 Plasma Etching 하기가 어려워지고 있다. 이로 인해 Photoresist를 대체할 Hard Mask 개념이 도입되었으며, 이 Hardmask Layer 중 Amorphous Carbon Layer 가 가장 널리 사용되고 지고 있다. 이 Amorphous Carbon 계열의 Hardmask를 Etching 하기 위해서 기본적으로 O2 Plasma가 사용되는데, 이 O2 Plasma 내의 Oxygen Species들이 가지는 등 방성 Diffusion 특성으로 인해, 원하고자 하는 미세 Pattern의 Vertical Profile을 얻는데 많은 어려움이 있어왔다. 이를 Control 하기 인해 O2 Plasma Parameter들의 변화 및 Source/Bias Power 등의 변수가 연구되어 왔으며, 이와 다른 접근으로, N2 및 CO, CO2, SO2 등의 여러 Additive Gas 들의 첨가를 통해 미세 Pattern의 Profile을 개선하고, Plasma Etching 특성을 개선하는 연구가 같이 진행되어져 왔다. 본 논문에서 VLSI Device의 Masking Layer로 사용되는, Carbon 계 유기 층의 Plasma 식각 특성에 대한 연구를 진행하였다. Plasma Etchant로 사용되는 O2 Plasma에 새로운 첨가제 가스인 카르보닐 황화물 (COS) Gas를 추가하였을 시 나타나는 Plasma 내의 변화를 Plasma Parameter 및 IR 및 XPS, OES 분석을 통하여 규명하고, 이로 인한 Etch Rate 및 Plasma Potential에 대해 비교 분석하였다. COS Gas를 정량적으로 추가할 시, Plasma의 변화 및 이로 인해 얻어지는 Pattern에서의 Etchant Species들의 변화를 통해 Profile의 변화를 Mechanism 적으로 규명할 수 있었으며, 이로 인해 기존의 O2 Plasma를 통해 얻어진 Vertical Profile 대비, COS Additive Gas를 추가하였을 경우, Pattern Profile 변화가 개선됨을 최종적으로 확인 할 수 있었다.