• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.2126-2130
• /
• 2003

In the integrated systems, that is integrated digital TV(DTV) internet and home automation, like home server, is needed integration of digital TV video signal and computer graphic signal. The graphic signal is operating at the high speed and has time-divide-stream. So the re-request of data is not easy at the time of error detection. therefore EDAC algorithm is efficient. In this paper, we show a scheme, that is integration of graphic and dtv format signal for DTV monitor display. This paper also presents the efficiency error detection auto correction(EDAC) for conversion of graphics signal to DTV video signal. A presented EDAC algorithms use the modified hamming code for enhancing video quality and reliability. A EDAC algorithm of this paper can detect single error, double error, triple error and more error for preventing from incorrect correction. And it is not necessary an additional memory. In this paper The comparison between digital TV video signal and graphic signal, a EDAC algorithm and a design of conversion graphic signal to DTV signal with EDAC function in DTV system is described.

• ETRI Journal
• /
• 제30권6호
• /
• pp.799-806
• /
• 2008

In this paper, a new design for an error correcting code (ECC) is proposed. The design is aimed to build an ECC circuitry with minimal power consumption. The genetic algorithm equipped with the symbiotic mechanism is used to design a power-efficient ECC which provides single-error correction and double-error detection (SEC-DED). We formulate the selection of the parity check matrix into a collection of individual and specialized optimization problems and propose a symbiotic evolution method to search for an ECC with minimal power consumption. Finally, we conduct simulations to demonstrate the effectiveness of the proposed method.

• 한국통신학회논문지
• /
• 제24권12A호
• /
• pp.1948-1959
• /
• 1999

본 논문에서는 비용장 다중오류정정을 갖는 $\pi$/4-QPSK의 차동검파 시스템을 이용하여 가산성 가우시안 백색잡음(additive white Gaussian noise: AWGN)과 나카가미 늦은 페이딩(Nakagami slow fading)채널로 모델링된 이동통신채널에서 성능이 분석연구되었다. 비용장 다중오류정정은 두 개 이상의 타임스롯(time slots)만큼 지연되어 수신된 신호를 이용하여 형성된 출력이 패리티체크 비트가 되어 오류정정에 이용되었으며, 비용장연속 다중오류정정(NEC)의 차수가 증가함에 따라 성능이 증가됨을 보이고 나카가미 페이딩 변수가 증가함에 따라도 성능이 증가됨을 보였다.

• 정보교육학회논문지
• /
• 제22권1호
• /
• pp.169-176
• /
• 2018

2015 개정 교육과정에 따른 초등학교 소프트웨어교육의 내용에서 큰 변화는 컴퓨터과학 언플러그드교육의 제시이다. 이 교육과정에서 담겨 있는 데이터에러 검출과 수정에 대한 교육자료와 교수법은 부족하여 우리나라 현장학교에 도입하기에 어려움이 있다. 본 연구에서는 이 주제와 관련된 선행 연구를 바탕으로 초등 고학년에 적합한 해밍코드를 활용한 교육자료를 개발하였다. 교육자료의 개발과정은 단계별 학습을 위해 도입부에 카드마술을 소개하고, 해밍코드의 원리를 바탕으로 '에러 검출 및 수정' 교육자료를 활동중심교육으로 구성하였다. 본 연구에서 제시한 교육자료의 현장적용에 대한 평가에서 학습자들은 컴퓨터과학에 대한 이해도를 향상시키는데 긍정적인 영향을 준 것으로 나타났다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.677-680
• /
• 2011

우주 방사선은 메모리 시스템에 소프트 에러를 야기할 수 있다. 소프트 에러는 오류 검출 및 정정 코드를 이용하여 극복될 수 있으며, 소프트 에러의 누적을 방지하기 위하여 스크러빙 작업이 병행되어야 한다. 본 논문은 CPU의 쓰기 동작 없이 소프트 에러를 정정할 수 있는 자가 오류 검출 및 정정 회로가 적용된 메모리 시스템에 적용할 수 있는 최적 스크러빙 수행 방안을 제안한다. 제안된 스크러빙 방안은 시스템의 가용한 스크러빙 로드와 시스템에서 실행되는 태스크의 주기적 메모리 접근을 함께 고려하여 최대의 신뢰도를 성취할 수 있도록 하여준다.

• 융합보안논문지
• /
• 제24권3호
• /
• pp.105-115
• /
• 2024

프로그래밍 언어 교육은 컴퓨터의 기본적인 동작 원리를 학습하는데 도움을 주고, 논리적 사고력과 같은 여러 가지 문제 해결력을 길러주기 때문에 2015년도부터 초, 중, 고등학교 교육과정에 SW를 포함시켰다. 프로그래밍 언어는 다양하지만 그 중에서 C언어는 구성의 단순성, 하드웨어의 효율성, 오랜 역사가 있다는 장점으로 인해 다양한 분야에서 사용 중이다. 그러나 보안에 관련된 오류는 C언어를 사용할 때 매우 치명적이다. C언어의 보안 오류는 운영체제에서 문제를 발생시키고, 걷잡을 수 없이 확산되어 큰 피해를 입힐 수 있다. 따라서 본 논문에서는 C언어의 메모리 취약성 중 버퍼 오버플로우, 포인터 오류, 포맷 스트링, 정수 오버플로우 등 주요네 가지 에러를 선정하고, 이들의 특징을 분석하여 오류 검출 및 수정 방법을 제시하는 '메모리 취약성 오류 검출 및 자동 수정' 알고리즘을 제안한다. 제안한 알고리즘을 통해 C언어 메모리 취약성의 심각한 오류와 피해가 줄어드는 것에 많은 도움을 줄 수 있을 것이다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.1199-1201
• /
• 2005

In the synthetic aperture radar (SAR) system, the motion error is the main phase error sources and the motion compensation is very important. The phase gradient autofocus (PGA) is a state of art technique for phase error correction of SAR. It exploits the redundancy of the phase-error information among range bins by selecting the strongest scatter for each range bin and synthesizes them. The motivation of this paper is based on the observation that the redundancy of phase error is also among the cross-range direction. Moreover, the proposed method applies the weighting function to better utilize the phase error information. The validity of the proposed scheme for PGA is tested with some numerical simulation.

• 대한음성학회지:말소리
• /
• 제46호
• /
• pp.87-102
• /
• 2003

In this paper, we present an English pronunciation correction system for Korean speakers and show some of experimental results on it. The aim of the system is to detect mispronounced phonemes in spoken words and to give appropriate correction comments to users. There are several English pronunciation correction systems adopting speech recognition technology, however, most of them use conventional speech recognition engines. From this reason, they could not give phoneme based correction comments to users. In our system, we build two kinds of phoneme models: standard native speaker models and Korean's error models. We also design recognition network based on phonemes to detect Koreans' common mispronunciations. We get 90% detection rate in insertion/deletion/replacement of phonemes, but we cannot get high detection rate in diphthong split and accents.

• 제어로봇시스템학회논문지
• /
• 제6권2호
• /
• pp.228-233
• /
• 2000

It is common to apply the technology of FPGA (Fie이 Programmable Gate Array) which is one of the design methods for ASIC(Application Specific IC)to the active components used in the data processing at the digital system of satellite aircraft missile etc for compact lightness and integration of Printed Circuit Board (PCB) In carrying out the digital data processing the FPGAs are designed for the various functions of the Process Control Interrupt Control Clock Generation Error Detection and Correction (EDAC) as the individual module. In this paper an FPGA chip for Single Error Correction and Double Error Detection (SEC-DED) for EDAC is designed and simulated by using a VLSI design software LODECAP.

• 전기학회논문지
• /
• 제60권5호
• /
• pp.1036-1042
• /
• 2011

This paper presents an algorithm that conducts automatic memory scrubbing operated by dedicated hardwares. The proposed algorithm is designed so that it can scrub entire memory in a given scrub period, while minimally affecting the execution of flight softwares. The scrub controller is constructed in a form of state machines, which have two execution modes - normal mode and burst mode. The deadline event generator and period tick generator are designed in a separate way to support the behavior of the scrub controller. The proposed controller is implemented in VHDL code to validate its applicability. A simple version of the controller is also applied to mass memory modules used in STSAT-3.