• 한국결정학회지
• /
• 제1권1호
• /
• pp.19-28
• /
• 1990

단결정 6H-SiC는 에너지갭이 3.0eV인 반도체로서 청색발광소자 및 고온반도체소자로 응용이 기대되는 재료이다. 본 연구에서는 청색발광소자 제작을 위해 6H-SiC 단결정을 승화법으로 성장시켰다. 승화법으로 성장시 성장도가니내의 온도구배를 44℃/cm, 성장온도는 1800-1990℃ 압력은 50-1000 mTorr이었다. 사용한 종자정은 에치슨법으로 성장시킨 SiC 단결정을 사용하였다. 성장된 6H-SiC 결정은 종자징위에 epitaxial growtll를 하였음을 편광현미경과 Back reflection Xray Laue 법으로 확인하였다. 성장조건을 변화시켰을 때 생성되는 결정상의 변화를 XRD로 조사하였다. 성장 온도가 1840℃ 이상일 경우에는 6H-SiC이 성장되었으며, 그 이하에서는 6H-SiC가 성장되었다. 또한 3C-SiC는 저온 저파포화도 성장조건에서 성장되는 상임을 확인하였다. van der Pauw측정법에의한 전기적 특성을 조사하였는데, 전도형은 p형이고 hole 농도와 이동도는 7.6x1014cm-3와 19cm2 V-1sec-1였다.

• 반도체디스플레이기술학회지
• /
• 제13권3호
• /
• pp.45-50
• /
• 2014

In this paper, we propose a super-junction MOSFET (SJ MOSFET) fabricated through a simple pillar forming process by varying the Si epilayer thickness and doping concentration of pillars using SILVACO TCAD simulation. The design of the SJ MOSFET structure is presented, and the doping concentration of pillar, breakdown voltage ($V_{BR}$) and drain current are analyzed. The device performance of conventional Si planar metal-oxide semiconductor field-effect transistor(MOSFET), Si SJ MOSFET, and SiGe SJ MOSFET was investigated. The p- and n-pillars in Si SJ MOSFET suppressed the punch-through effect caused by drain bias. This lead to the higher $V_{BR}$ and reduced on resistance of Si SJ MOSFET. An increase in the thickness of Si epilayer and decrease in the former is most effective than the latter. The implementation of SiGe epilayer to SJ MOSFET resulted in the improvement of $V_{BR}$ as well as drain current in saturation region, when compared to Si SJ MOSFET. Such a superior device performance of SiGe SJ MOSFET could be associated with smaller bandgap of SiGe which facilitated the drift of carriers through lower built-in potential barrier.

• 한국자기학회지
• /
• 제13권6호
• /
• pp.221-225
• /
• 2003

통상적인 rf 스파터 장비와 YIG 타켓으로 수 $\mu\textrm{m}$의 Fe-Y-O 비정질상을 Ga-Gd Garnet(GGG) (111) 기판위에 만든 다음 550-105$0^{\circ}C$의 온도에서 대기 중 열처리할 때 열처리온도가 결정특성과 자기특성에 미치는 영향을 조사하였다 .Fe-Y-O 비정질상의 결정화온도는 졸-겔 분말의 결정화온도보다 훨씬 낮은 600-$650^{\circ}C$이었으며, $650^{\circ}C$ 이상에서 열처리하면 YIG(888)면의 피크의 강도는 GGG(888) 면 회절강도의 80%정도이고 YIG(888)면의 록킹곡선의 반가폭도 0.14$^{\circ}$보다 작아 YIG박막의 우수한 에피택시성장을 확인하였다. 열처리온도가 높을 경우 격자상수가 작아지면서 YIG(888)면의 회절선이 강해지고 좁아져서 높은 온도가 YIG박막의 고상에피택시성장에 유리하였으며 이것은 자화곡선에서도 확인되었다. 또한 높은 온도에서 열처리된 박막에서 수직이방성이 유도되었으며 이것은 기판과 박막의 0.15%의 격자불일치 때문에 생기는 것이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권4호
• /
• pp.495-502
• /
• 2014

Fast recovery diodes (FRDs) were developed using the $p^{{+}{+}}/n^-/n^{{+}{+}}$ epitaxial layers grown by low temperature epitaxy technology. We investigated the effect of electrostatic discharge (ESD) stresses on their electrical and switching properties using current-voltage (I-V) and reverse recovery time analyses. The FRDs presented a high breakdown voltage, >450 V, and a low reverse leakage current, < $10^{-9}$ A. From the temperature dependence of thermal activation energy, the reverse leakage current was dominated by thermal generation-recombination and diffusion, respectively, at low and high temperature regions. By virtue of the abrupt junction and the Pt drive-in for the controlling of carrier lifetime, the soft reverse recovery behavior could be obtained along with a well-controlled reverse recovery time of 21.12 ns. The FRDs exhibited excellent ESD robustness with negligible degradations in the I-V and the reverse recovery characteristics up to ${\pm}5.5$ kV of HBM and ${\pm}3.5$ kV of IEC61000-4-2 shocks. Likewise, transmission line pulse (TLP) analysis reveals that the FRDs can handle the maximum peak pulse current, $I_{pp,max}$, up to 30 A in the forward mode and down to - 24 A in the reverse mode. The robust ESD property can improve the long term reliability of various power applications such as automobile and switching mode power supply.

• 한국전자파학회논문지
• /
• 제11권5호
• /
• pp.782-787
• /
• 2000

광대역 고출력 SP3T MMIC GaAs PIN 다이오드 스위치를 설계, 제작하고 특성을 측정하였다. 전력단속능력을 개선시키기 위하여 다이오드의 버퍼층을 저온 버퍼와 초격자 버퍼로 이루어진 2층 구조로 설계하였다. 개발된 다이오드의 항복전압은 65V이고 순방향 정압강하는 1.3V 이었다. MMIC 스위치는 마이크로스트립 라인형으로 구현되었고 인덕턴스가 낮은 via hole 공정을 이용하여 신호를 접지하였다. 평면형 구조보다 더 낮은 기생성분과 진성영역에서 고품질을 갖는 수직형 에피텍셜 PIN 구조를 사용하여 우수한 마이크로파 성능을 얻었다. 제작된 SP3T 스위치의 고출력 특성은 14.5GHz CW에서 입력전력을 8dBm부터 32dBM 까지 증가시킬 때 삽입손실은 0.6dB보다 작은, 분리도는 50dB보다 크게 측정되었다.

• 한국세라믹학회지
• /
• 제50권6호
• /
• pp.551-556
• /
• 2013

AlN films with c-axis orientation and thermal conductivity characteristics were deposited by using Pulsed Laser Deposition and the films were characterized by changing the deposition conditions. In particular, we investigated the optimal conditions for the application of a heat sinking plane AlN thin film. Epitaxial AlN films were deposited on sapphire ($c-Al_2O_3$) single crystals by pulsed laser deposition (PLD) with an AlN target. AlN films were deposited at a fixed pressure of $2{\times}10^{-5}$ Torr, while the substrate temperature was varied from 500 to $700^{\circ}C$. According to the experimental results of the growth temperature of the thin film, AlN thin films were confirmed with a highly c-axis orientation, maximum grain size, and high thermal conductivity at $650^{\circ}C$. The thermal conductivity of the AlN thin film was found to increase compared to bulk AlN near the band gap value of 6.2 eV.

• 한국결정성장학회지
• /
• 제9권3호
• /
• pp.273-279
• /
• 1999

Si(001)을 기판으로 한 GaN 박막을 성장하기 위하여 hot wall epitaxy(HWE) 장치를 자체 제작하였다. HWE 장치를 이용하여 Si(001) 기판 위에 GaN 박막에 대한 상온에서의 광 발광(PL) 측정에서 GaN 초기층 성장온도가 $700^{\circ}C$ 보다 낮은 온도 조건에서 성장된 GaN 박막이 Zinc blende 구조와 Wurzite 구조가 혼합되어 성장되어지는 것으로 추측되며, $700^{\circ}C$ 이상의 온도에서는 성장된 GaN 박막이 주로 wurtzite 구조로 성장된다는 것을 알 수 있다. 그리고 x-선 회절 측정으로부터 성장한 GaN 박막이 Zinc blende와 Wurtzite의 두가지 구조가 혼합된 형태로 성장되었다는 것을 알 수 있었다. GaN 박막을 성장하기 위한 조건에서 초기층 성장조건은 증발부의 온도 $860^{\circ}C$와 기판부의 온도가 $720^{\circ}C$ 근처에서 4분동안 성장하였을 때 Wurtzite의 특성을 보이며, GaN 박막의 성장조건은 기판부의 온도 $1020^{\circ}C$, 증발부의 온도 $910^{\circ}C$에서 그리고 Ammonia gas의 유량을 120 sccm으로 하였을 때 보다 안정한 Wurtzite 구조특성을 보이게 되었다.

• 한국결정성장학회지
• /
• 제15권3호
• /
• pp.120-123
• /
• 2005

[ $Li_2CO_3-V_2O_5$ ], flux를 사용한 liquid phase epitaxy(LPE) 법을 사용하여 $LiNbO_3$ (001) 기판위에 5 mol% ZnO가 첨가된 $LiNbO_3$, 박막과 2 mol% MgO가 첨가된 $LiNbO_3$, 박막을 성장시켰다. $Zn:LiNbO_3$, 막과 $Mg:LiNbO_3$, 막과의 결정성과 격자 부정합은 x-ray rocking curve(XRC)로 분석되었다. 그리고 다층 박막의 단면에서의 ZnO와 MgO의 분포가 electron probe micro analyzer(EPMA)를 사용하여 관측되었다.

• 한국자기학회지
• /
• 제22권5호
• /
• pp.162-166
• /
• 2012

Fe(100)/MgO(100)/CuPc/Co 자성터널접합 소자의 온도에 따른 전압-전류 특성 변화를 관찰하였다. 화학적 열적 안정성이 비교적 우수한 Cu-Phthalocyanine(CuPc)의 유기박막을 에피성장된 2 nm MgO(100) 박막 위에 2~10 nm 두께로 적층하여 두 강자성 Fe(100)와 Co 전극 사이의 무기-유기 복합 절연격벽으로 이용하였다. 저온 77 K에서 측정된 거대자기저항현상은 CuPc의 두께가 증가함에 따라 급격히 감소하여 10 nm의 CuPc 두께의 경우 전하축적에 의한 쌍안정 스위칭 거동(bistable switching behavior)이 관찰되었다. 이 스위칭 거동은 약 240 K의 온도에 이르면서 점차 소멸되어 상온에서는 정류기와 유사한 비대칭적 전압-전류 특성을 보였다. 이 연구에서 우리는 MgO/CuPc 층상구조에대해 유기물 스핀소자의 절연격벽뿐만 아니라 Polymer Random Access Memory(PoRAM)를 위한 응용 가능성에 대해 논하였다.

• 대한전자공학회논문지
• /
• 제22권6호
• /
• pp.34-40
• /
• 1985

분자선 에퍼택시 (MBE)방법을 이용하여 (100) GaAs웨이퍼 위에 GaAs에퍼충을 성장시켜 성장된 충에 대한 여러가지 특성을 조사 ·분석하였다. 분자선 에피택시 방법을 이용하여 CaAs에퍼층을 만들 때에는 기판온도와 As와 Ca의 분자선 밀도비 (As/Ga)가 가장 큰 영향을 미친다. 본 실험에서는 좋은 표면상태를 얻기 위해 480℃∼650℃로 유지시키고 As cell의 온도를 230℃, Ga eel함 온도를 917℃로 고정시켜 As와 Ga의 분자선 밀도비를 5∼10 이상으로 유지시켰다. 제작된 GaAs에피층의 표면상태를 SIMS (Seconde,y ion Mass ipectoscopy), AES(Auger Electron Spectroscopy) , SEM (Scanning Elect.on Mic,oscopy) , RHEED (Reflection High Energy Electron Diffraction) 등으로 조사한 결과 기판온도가 540℃일 때 가장 좋은 표면상태를 얻을 수 있었다. 또한 RH-EED관찰 결과 As 안정화된 표면을 관측할 수 있었으며 SIMS로 depth-Profile을 해 본 곁과, Ca 보다 As가 불안정함을 알았다. 또한 반선 회절 검사결과에서 기판온도가 520℃일때와 540℃일때 (400), (200)면에 단결정이 형성되었음을 알 수 있었다.