• 한국정보통신학회논문지
• /
• 제14권10호
• /
• pp.2324-2330
• /
• 2010

중 고등학교에서 유체역학의 원리를 학습할 때 실험 실습에 있어서 시공간의 제약으로 학습에 실효성이 떨어지는 문제점이 있다. 본 논문에서는 파스칼의 원리, 아르키메데스의 원리, 베르누이의 정리 등 유체역학에 관한 학습을 웹 브라우저에서 구현하고 Flash와 HTML 등을 이용한 Web 시뮬레이션을 구현하고자 한다. 구현한 WBI(Web Based Instruction) 프로그램은 공업계 고등학교 학생들을 대상으로 만족도, 흥미도, 성취도 측면에서 15%이상의 효과를 나타낸 것으로 비교 분석 되었다. 유체역학의 교육공학적 설계와 웹 설계를 통하여 실제 웹서버를 통하여 인터넷 초고속 통신망에서 구현한다. 본 연구는 교육공학과 유체역학 및 인터넷 원격교육 발전에 기여 할 것이다.

• 디자인학연구
• /
• 제14권2호
• /
• pp.57-66
• /
• 2001

본 연구는 여러 학문의 지식체계가 통합되어진 조명이라는 특성을, 교육적 관점에서 기술적 내용에 중점을 두고 그 활용방법을 생각해 보았다. 먼저 시지각의 프로세스로 시작하여 빛과 사람의 생리학적, 물리학적 상관성을 살펴보았다. 다음으로 조명 기구라는 개념을 분석, 이해하기 위하여 조명기구의 성분적 속성을 기술하여 그 정체성의 범주를 규정하였으며 이를 통해 디자인 과정 중에 고려해야 할 제반 요소들을 검토 할 수 있는 토대를 마련하였다. 마지막으로 위에서 열거한 내용을 디자인 수업이라는 교육적 형식 속에 프로그램화 시켜봄으로써 본 연구의 목적인 조명기구디자인의 교육체계를 구체적으로 검증해 보았다. 이러한 일련의 과정을 통해 얻게된 결론은 첫째, 조형 일변도의 실기교육 과정을 뛰어 넘어 조명 이론과 실기가 조화를 이룬, 즉 조명에 대해 전체적으로 균형 있는 수업이 진행되었으면 한다. 둘째, 조명에 대한 인식의 확장으로 인공 환경물과의 관계 및 과학적인 데이터에 의한 빛의 구체적인 검증을 도모하는 대상간의 인터페이스를 고려한 실험적인 교육이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권3호
• /
• pp.333-340
• /
• 2017

In this paper, we describe HW/SW co-optimizations for reconfigurable application specific instruction-set processors (ASIPs). Based on our previous very long instruction word (VLIW) ASIP, the proposed framework realizes various forward error-correction (FEC) algorithms for wireless communication systems. In order to enhance the energy efficiency, we newly introduce several design methodologies including high-radix algorithms, task-level out-of-order executions, and intensive resource allocations with loop-level rescheduling. The case study on the radix-4 turbo decoding shows that the proposed techniques improve the energy efficiency by 3.7 times compared to the previous architecture.

• 한국정보통신학회논문지
• /
• 제6권4호
• /
• pp.559-566
• /
• 2002

본 논문에서는 기존 WWW의 Pull 기술뿐만 아니가 Push 기술을 사용한 개별학습을 위한 WBI를 제안한다. 제안 방안은 기존 WWW 기반 원격강의를 이용한 개별화 학습의 단점을 보완하고, 보다 편리한 사용자 위주의 인터페이스를 구현하기 위하여 Pull 방식과 병행하여 Push 방식을 도입한 새로운 수업모형으로 Java 기술의 JSP와 JDBC를 사용하여 구현하였다.

• Transactions on Electrical and Electronic Materials
• /
• 제13권6호
• /
• pp.278-282
• /
• 2012

Photovoltaic systems have emerged to be one of the cleanest energy systems. Therefore, many large scale solar parks and PV farms have been built to prepare for the post fossil fuel ages. However, due to their large scale, to efficiently manage and operate PV systems, they need to be visually monitored within the range of infrared ray through the Internet. To satisfy this need, the efficient implementation of a high performance video compression standard is required. This paper therefore presents an implementation of H.264 motion estimation, which is one of the most data-intensive and complicated functions in H.264. To achieve this, this work implements vector instructions in hardware and incorporates them in a generic RISC processor architecture, thus increasing the processing speed while minimizing hardware and software design efforts. Extensive simulation results show that this proposed implementation can process motion estimations up to 13 times faster.

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1332-1339
• /
• 2001

SoC(System on Chip) 기술은 높은 융통성을 제공하므로 실장제어 분야에서 널리 활용되고 있다. 실장제어 시스템은 소프트웨어와 하드웨어를 동시에 개발하여야 하므로 많은 시간과 비용이 소요된다. 이러한 설계시간과 비용을 줄이기 위해 고급언어 컴파일러에 적합한 명령어 세트를 가지는 마이크로프로세서가 요구된다. 또한 FPGA(Field Programmable Gate Array)에 의한 설계검증이 가능해야 한다. 본 논문에서는 소형 실장제어 시스템에 적합한 EISC(Extendable Instruction Set Computer) 구조에 기반한 16 비트 FPGA 마이크로프로세서인 EISC16을 제안한다. 제안한 EISC16은 짧은 길이의 오프셋과 작은 즉치값을 가진 16 비트 고정 길이 명령어 세트를 가진다. 그리고 16 비트 오프셋과 즉치 값은 확장 레지스터와 확장 플래그를 사용하여 확장한다. 또한, IBM-PC와 SUN 워크스테이션 상에서 C/C++ 컴파일러 빛 응용 소프트웨어를 설계하였다. 기존 16 비트 마이크로프로세서들의 C/C++ 컴파일러를 만들고 표준 라이브러리의 목적 코드를 생성하여 크기를 비교한 결과 제안한 EISC16의 코드 밀도가 높음을 확인하였다. 제안한 EISC16은 Xilinx의 Vertex XCV300 FPGA에서 RTL 레벨 VHDL로 설계하여 약 6,000 게이트로 합성되었다. EISC16은 ROM, RAM, LED/LCD 판넬, 주기 타이머, 입력 키 패드, 그리고 RS-232C 제어기로 구성한 테스트 보드에서 동작을 검증하였다. EISCl6은 7MHz에서 정상적으로 동작하였다.

• 한국정보통신학회논문지
• /
• 제14권12호
• /
• pp.2691-2697
• /
• 2010

본 논문에서는 3차원 그래픽 쉐이더 3.0 API를 지원하는 쉐이더 명령어 및 컴파일러를 설계하고 그 결과를 평가한다. 기존의 명령어와는 달리 가변길이의 명령어 구조를 제안하고 명령어의 길이를 줄여 SIMD(Single Instruction Multiple Data)구조의 그래픽 프로세서의 하드웨어 크기를 줄일 수 있다. 가변길이 및 2 페이즈 구조의 명령어를 지원하며 ESSL(ES Shading Language) 수준에서 쉐이더 프로그램이 가능한 쉐이더 컴파일러의 설계를 수행하였다. 명령어와 컴파일러 설계 결과를 검증하기 위하여 크로노스그룹에서 제안하는 Conformance Test를 수행하였다. 그 결과로 제공하는 기본 GL 쉐이더의 기능 16개를 비교하여 보았을 때 전체 평균 37%가 줄어드는 것을 알 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.666-669
• /
• 2002

A microprocessor with genetic instructions such as crossover, mutation and inversion is proposed. The processor is modeled using VHDL, synthesized to a schematic and implemented on a FPGA. The control path is implemented with a microprogram consisting of about 15032-bit microwords, and the operation of each instruction is checked through simulation.

• 한국정보통신학회논문지
• /
• 제7권8호
• /
• pp.1809-1815
• /
• 2003

최근 선박 운항의 고효율화 및 안전성 확보를 위하여 지능형 선박 시스템에 관한 연구가 활발하게 진행되고 있다. 전문가의 지식과 경험 정보가 데이터베이스로 구축된 전문가 시스템의 지식 정보를 이용하여 안전하고 효율적인 선박 운항이 가능한 항해 지원 시스템에 관한 연구도 활발하다. 따라서, 본 논문에서는 지능형 선박을 구현하기 위한 연구의 일환으로 퍼지 추론과 휴먼 인터페이스의 하나인 음성 인식 기술을 적용하여 선박 운항자의 부담 경감 및 인원 절감 등의 효과를 가져 올 수 있는 지능형 선박 조종 시스템을 구축한다. 구체적인 연구방법으로는 먼저, 음성 인식 기술과 지능형 학습 기법을 기반으로 음성 지시 기반 학습 시스템을 구현하고, 다음으로 퍼지 추론에 의한 조타수 조작 모델을 구성하여 PC기반 원격 제어 시스템을 구축하였다. 마지막으로 구현된 음성 지시 조타 제어 시스템을 모형 선박 시스템에 적용하여 그 효용성을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권4호
• /
• pp.221-228
• /
• 2005

In this work, our goal is to develop a fast and accurate power model of the ARM926EJ-S processor in the industrial design environment. Compared with existing work on processor power modeling which focuses on the power states of processor core, our model mostly focuses on the cache power model. It gives more than 93% accuracy and 1600 times speedup compared with post-layout gate-level power estimation. We also address two practical issues in applying the processor power model to the real design environment. One is to incorporate the power model into an existing commercial instruction set simulator. The other is the re-characterization of power model parameters to cope with different gate-level netlists of the processor obtained from different design teams and different fabrication technology.