• Journal of the Microelectronics and Packaging Society
• /
• v.4 no.2
• /
• pp.1-16
• /
• 1997

Modern electronic components require its sophistication to meet the stringent requirements which are demanded for high tech industry. In an attempt to meet to such demand miniaturization of the components has been considrably progressed to increase its circuit density. High density of the components can be achieved by an innovative technology of design and manufacturing with functionally improved or new materials such as small bulk devices thick films and thin films circuits (2D). Recently many efforts have been extensively made in the community of the Hybrid Microelectronics through out world. In this paper an approach is introduced in realizing a sophisticated passive circuit for the microelectronics applications by use of hybrid thick/thin films technology. The merit of this technology is discussed and the future trend is speculated.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.165-165
• /
• 2009

현재 반도체나 이동통신 분야는 사용자의 요구에 따라 PCB의 회로선폭이 갈수록 좁아지고 있다. 이러한 정밀 부품을 제조하기 위한 제조공정에서 각광받기 시작한 기술 중 하나가 대기압 플라즈마 기술이다. 본 연구에서는 미세패턴 형성이 가능한 에폭시 본딩 필름위에 무전해 도금공정을 통한 패턴 도금법을 이용하여 패턴을 형성하였고, 형성된 패턴에 대기압 플라즈마 처리 횟수에 따른 접촉각(Contact Angle)과 Peel Strength의 변화를 분석하였다. 또한 에폭시 본딩 필름을 이용한 Build-up공정을 거쳐 Micro Via를 형성하여 대기압 플라즈마 처리 횟수에 따른 Via 표면을 분석하였다. 대기압 플라즈마 기술은 진공식에 비해 소규모 장비를 이용한 전처리가 가능하고, 초기 설비비용을 절감하는데 탁월한 효과가 있어 널리 사용하는 기술 중 하나이다. 이 연구를 통하여 대기압 플라즈마 처리 횟수에 따른 표면에너지의 변화로 인한 접촉각이 좋아지는 것을 알 수 있으며, 대기압 플라즈마 처리를 한 패턴표면이 친수성으로 변하면서 현상된 드라이 필름 사이로 도금액이 원활히 공급되어서 미세패턴 모양이 우수하게 구현되었음을 알 수 있었다. 또한 Via Filling에도 뛰어난 효과가 있었음을 확인할 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.222-222
• /
• 2007

RF circuit을 구현하는데 있어서 기판의 전기적 특성을 정확하게 아는 것은 원하는 결과를 추출하기 위해 매우 중요하다. 본 연구에서는 현재 사용되고 있는 PI 기판의 전기적인 특성인 유효 유전율과 loss tangent 값을 T-resonator률 이용해 정확하게 측정하고자 했다. T-resonator는 microstrip 구조로 구현 되었으며 conductor material은 Cu를 사용하였다. PI 기판의 두께는 25um, Cu의 두께는 PI 기판의 종류에 따라 12um 와 18um, T-resonator line width는 50um로 구현하였다. 또한 공진 주파수에 따라 stub 길이가 다른 10개의 T-resonator를 제작하였다. PI 기판의 유효 유전율을 구하기 위해 stub 길이의 open-end effect와 T-junction effect를 고려하였으며 수식을 통해 정확한 유효 유전률을 추출하였다. 또한 PI 기판의 loss tangent 추출에 필요한 dielectric loss를 추출하기 위해 unload quality factor를 분석하였다. Unload quality factor는 dielectric loss, conductor loss, radiation loss를 구성되며 conductor loss와 radiation loss를 수식에 의해 구하고 dielectric loss를 추출 하였다. 추출 된 dielectric loss를 통해 각각의 T-resonator의 loss tangent 값을 구하였다. T-resonator를 이용한 PI 기판의 측정은 비교적 복잡한 수식에 의해 이루어지지만 정확한 data를 얻을 수 있고 다른 재료의 전기적 특성을 추출하는데 응용이 가능하다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.210-210
• /
• 2007

RF circuit을 구현하는데 있어서 기판의 전기적 특성을 정확하게 아는 것은 매우 중요하다. 왜냐하면 초고주파로 갈수록 기판의 전기적인 특성이 circuit에 많은 영향을 미치고 이러한 영향을 고려한 circuit를 설계해야 원하는 결과를 얻을 수 있기 때문이다. 본 연구에서는 현재 사용되고 있는 PI 기판의 전기적인 특성인 유효 유전율과 loss tangent 값을 캐패시터를 이용해 정확하게 측정하고자 했다. 캐패시터의 conductor material은 Cu를 사용하였고 PI 기판의 투께는 25um 를 이용하였다. PI 기판의 유효 유전율은 캐패시터 측정에 의한 data률 EM simulation tool 을 통해 분석한 후 간단한 수식에 의해 구했다. 또한 PI 기판의 loss tangent 값을 구하기 위해 캐패시터의 dissipation factor를 분석하였다. 캐패시터의 dissipation factor는 dielectric loss, AC 저항에 의한 loss, DC 저항에 의한 loss를 포함한다, DC 저항에 의한 loss는 dissipation factor에 차지하는 비율이 낮기 때문에 생략이 가능하다. 하지만 AC 저항에 의한 loss는 주파수에 비례하여 값이 커지게 된다. 따라서 주파수가 올라 갈수록 dissipation factor도 상승하게 되는데 주파수의 전 대역에서 AC 저항에 의한 loss를 보정해주면 dielectric loss를 얻을 수 있다. 추출된 dielectric loss를 통해 PI 기판의 loss tangent 값을 구하였다. 캐패시터를 이용한 PI 기판의 전기적 특성 추출은 간단한 구조를 통해 얻을 수 있기 때문에 다른 재료의 기판의 전기적 특성을 추출하는데도 이용이 용이하다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.280-281
• /
• 2007

본 논문에서는 생체 내에 삽입하거나 연속적으로 혈당을 모니터링하기 위하여 제작된 무효소 혈당세서의 바이오 패키징 및 특성 최적화에 관하여 고찰하였다. 3전극을 갖는 동일한 센서구조에서 sensitivity를 최대화하기 위해 평면형 백금전극을 사용한 센서, 메조포러스 구조가 작동전극에 형성된 센서, 메조포러스 구조가 작동전극과 보조전극에 형성된 무효소 혈당센서를 설계, 제작하고 비교하였다. 각각의 센서는 0.009${\mu}A$ $mM^{-1}cm^{-2}$, 5.46${\mu}A$ $mM^{-1}cm^{-2}$, 7.75${\mu}A$ $mM^{-1}cm^{-2}$의 sensitivity를 가졌다. 또한 생체 이식되었을 때 혈액 속에서 글루코스응답을 얻는 데에 있어 방해종인 Ascrobic Acid와 Acetaminophen의 반응을 최소화하고, 혈액 내의 단백질들이 전극에 엉겨 붙는 것을 막기 위해 생체 적합한 물질인 Nafion 을 패키징 멤브레인으로 적용하여 센서를 제작하였다. 이 센서는 0.36${\mu}A$ $mM^{-1}cm^{-2}$의 sensitivity를 가졌다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2004.09a
• /
• pp.1-26
• /
• 2004

The implementation of Pb-free solder technology is making good progress in electronic industry. Further understanding on fundamental issues on Pb-free solders/processes is required to reduce reliability risk factors of Pb-free solder joints. Several reliability issues including thermal fatigue, impact reliability, IMC growth, spalling, void formation are reviewed for Pb-free solder joints. Several applications of Pb-free technology are discussed, such as Pb-free, CBGA, CuCGA, flip chips, and wafer bumping by IMS.

• Journal of the Microelectronics and Packaging Society
• /
• v.29 no.3
• /
• pp.25-29
• /
• 2022

Recently, the importance of electronic packaging technology has been attracting attention, and heterogeneous integration technology in which chips are stacked out-of-plane direction is being applied to the electronic packaging field. The 2.5D integration circuit is a technology for stacking chips using an interposer including TSV, and is widely used already. Therefore, it is necessary to make the interposer mechanically reliable in the packaging process that undergoes various thermal processes and mechanical loadings. Considering the structural characteristics of the interposer on which several thin films are deposited, thermal stress due to the difference in thermal expansion coefficients of materials can have a great effect on reliability. In this study, the mechanical reliability of the metal pad for wire bonding on the silicon interposer against thermal stress was evaluated. After heating the interposer to the solder reflow temperature, the delamination of the metal pad that occurred during cooling was observed and the mechanism was investigated. In addition, it was confirmed that the high cooling rate and the defect caused by handling promote delamination of the metal pads.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.10-10
• /
• 2008

Flip chip technology is keeping pace with the increasing connection density of the ICs and is capable of transferring semiconductor performance to the printed circuit board. One of the most general flip chip technology is CPB technology presented by Intel. The CPTB technology has similar benefits with CPB but has simpler process and better reliability characteristics. In this paper, process sequence and structure of CPTB are presented.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2003.09a
• /
• pp.165-172
• /
• 2003

Wafer-level packaging technology has become established with increase of demands for miniaturizing and realizing lightweight electronic devices evolution. This packaging technology enables the smallest footprint of packaged chip. Various structures and processes has been proposed and manufactured currently, and products taking advantages of wafer-level package come onto the market. The package enables mounting semiconductor chip on print circuit board as is a case with conventional die-level CSP's with BGA solder bumps. Bumping technology is also advancing in both lead-free solder alternative and wafer-level processing such as stencil printing using solder paste. It is known lead-free solder bump formation by stencil printing process tend to form voids in the re-flowed bump. From the result of FEM analysis, it has been found that the strain in solder joints with voids are not always larger than those of without voids. In this paper, characteristics of wafer-level package and effect of void in solder bump on its reliability will be discussed.

• Journal of Welding and Joining
• /
• v.23 no.2
• /
• pp.10-17
• /
• 2005