• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.97-98
• /
• 2006

High current behaviors of the grounded gate extended drain N-type metal-oxide-semiconductor field effects transistor (GG_EDNMOS) electro-static discharge (ESD) protection devices are analyzed. Simulation based contour analyses reveal that combination of BJT operation and deep electron channeling induced by high electron injection gives rise to the 2-nd on-state. Thus, the deep electron channel formation needs to be prevented in order to realize stable and robust ESD protection performance. Based on our analyses, general methodology to avoid the double snapback and to realize stable ESD protection is to be discussed.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 제4회 영호남학술대회 논문집
• /
• pp.19-24
• /
• 2002

Static electricity is an everyday phenomenon. There can be few of us who have not experienced a static shock after sliding across a car seat. Other static nuisance effects include the cling of some fabrics to the body, the sticking of a plastic document cover, or the attraction of dust to a TV or computer screen. However, static electricity has been a serious industrial problem. The age of electronics brought with it new problems associated with static electricity and electrostatic discharge. And, as electronic devices became faster and smaller, their sensitivity to ESD increased. In this work, We are study on the control technique of electo-static discharges using semiconductor circuits. Our circuits are prevented well to electrostatic shock or damages from triboelectric charging in cars everyday life.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.538-542
• /
• 1999

ESD(Electro-Static Discharge) 보호회로용 nMOSFET에 대하여 TCAD 시뮬레이션을 수행하기 위한 새로운 parameter calibration 방법론을 제안하였다. ESD 특성 측정방법의 하나인 TLP (Transmission Line Pulsing)측정을 이용하는 경우, ESD 입력에 대하여 시간변화에 따른 소자의 특성을 파악할 수 있기 때문에 최근 많은 관심을 받고 있다. 본 논문에서는 TLP 측정의 해석방법과 TCAD simulation, 그리고 parameter calibration의 방법론을 제시하였다.

• 한국인터넷방송통신학회논문지
• /
• 제8권6호
• /
• pp.35-40
• /
• 2008

최근 사파이어기판 위에 성장한 갈륨나이트라이드 발광다이오드의 소자 제작 기술이 비약적으로 발전하였다. 하지만 이들 다이오드가 이미 상업적으로 활용되고 있다 할지라도 갈륨나이트라이드 발광다이오드에 있어서 다이오드를 구성하는 물질들과 소형화에 따른 정전기 방전에 의한 피해를 고려해야한다. 정전기방전(ESD)에 의한 피해는 발광소자의 신뢰성에 매우 큰 영향을 주는 파라미터중 하나이다. 본 연구에서는 대량생산 되는 발광다이오드의 생산공정에서 발생하는 정전기방전에 의한 피해와 이에 대한 대책을 논의하였다. 대부분의 ESD 문제는 장비의 적정한 사용과 공정 환경 개선을 통해서 제어되었다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.1-6
• /
• 2009

고전압 소자에서 스냅백 이후의 유지 전압은 구동전압에 비해 매우 작아서 고전압 MOSFET이 ESD(ElecroStatic Discharge) 파워클램프로 바로 사용될 경우 래치업 문제를 일으킬 수 있다. 본 연구에서는 스택 바이폴라 소자를 이용하여 래치업 문제가 일어나지 않는 구조를 제안하였다. 제안된 구조에서는 유지 전압이 구동전압 보다 높으므로 래치업 문제가 발생하지 않으면서, 기존의 다이오드를 사용한 고전압 파워클램프에 비해 면적이 작으며, 내구성 측면에서 800% 성능향상이 있게 되었다. 제안된 구조는 $0.35{\mu}m$ 60V BCD(Bipolar-CMOS-DMOS) 공정을 사용하여 제작되었으며, TLP(Transmission Line Pulse) 장비로 웨이퍼-레벨 측정을 하였다.

• 수산해양기술연구
• /
• 제51권4호
• /
• pp.545-552
• /
• 2015

The main object of this study is to investigate the collection characteristics of an electro-static multi-staged impaction system, experimentally. The experiment is carried out to analyze the characteristics of pressure drop and collection efficiency for the present system with the experimental parameters such as the inlet velocity, stage number, applied voltage and shape of discharge electrode, etc. In results, the pressure drop is shown below $148mmH_2O$ lower than that of the conventional bag filter at inlet velocity 3.46 m/s and 5 stage. For 5 stage, the collection efficiencies are to be 97.4, 99.0% with the applied voltage 0 kV at the inlet velocity 2.07, 3.46 m/s, while 98.4, 99.9% with 40 kV of a sharp edge discharge electrode. Additionally, the present system is to be considered as an effective compact system for a removal of particulate pollutants from marine diesel engines due to much higher collection efficiency and appropriate pressure drop.

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.258-264
• /
• 2023

본 논문에서는 부하전류에 따라 LDO(Low Drop Out) 레귤레이터의 효과적인 동작과 파괴 방지를 위해 ESD(Electro Static Discharge) 보호회로를 내장한 LDO 레귤레이터를 제안한다. 제안하는 LDO 레귤레이터는 additional feedback current 회로구조를 이용하여 LDO 레귤레이터의 출력전압에 따라 더욱 효과적으로 패스 트랜지스터의 게이트 노드 전압을 조절할 수 있다. 또한 기존의 ESD 보호소자에 P+ bridge를 추가하여 SCR 루프 상의 전류 이득을 감소시켜 홀딩 전압을 약 2V 가량 높인 새로운 구조를 내장하여 ESD 상황에 대해 높은 신뢰성을 가질 것으로 예상된다.

• 한국신뢰성학회지:신뢰성응용연구
• /
• 제11권3호
• /
• pp.251-265
• /
• 2011

Low-noise amplifier(LNA) is a component that amplifies the signal while lowering the noise figure of high-frequency signal. LNA holds a very important position in RF system so that it is widely used for telecommunication. Electro static discharge(ESD) is the most common cause of malfunction for low-powered components, such as Large Scale Integration and IC type LNA is weak in ESD. This thesis studies static effect of communication LNA. It analyzes ESD effect, which occurs within LNA circuit, and describes testing standard and methods. In order to find out LNA's susceptiblity to electro static, two well-recognized communication IC type LNA models were selected to be tested. Then static-induced malfunction was carefully analyzed and it suggests architectural problem and improvement from the LNA's ESD point of view.

• 한국융합학회논문지
• /
• 제8권8호
• /
• pp.77-82
• /
• 2017

디스플레이 제조 공정에서는 패널의 이송 목적으로 컨베이어 시스템이 널리 사용된다. 이 컨베이어에는 정전기로 인한 제품 불량을 예방하기 위해 접지선이 다수 사용되는데, 이송 롤러의 회전 운동이나 말림 등의 원인으로 접지선이 단선되어 제품 불량으로 이어지는 경우가 빈번히 발생된다. 이런 문제 해결을 위해 접지선의 단선을 실시간으로 검출 가능한 시스템의 필요성이 커지고 있다. 따라서 본 논문에서는 컨베이어 구동부와 패널의 마찰로 발생되는 ESD(Electro-Static Discharge) 접지선의 단선 모니터링 시스템을 제안한다. 제안 시스템은 ATmega 2560 및 휘트스톤 브릿지(Wheatstone Bridge) 회로를 이용해 접지선의 단선 및 탈조 검출이 가능한 모니터링 시스템으로써, 접지선의 단선을 즉시 검출해 조치할 수 있으므로, 정전기로 인한 제품의 불량률을 줄일 수 있다. 본 논문에서 제안한 시스템은 접지선이 사용되는 산업의 생산 및 시험 장비에 적용 가능할 것으로 기대된다.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2008년도 추계학술대회A
• /
• pp.1289-1294
• /
• 2008

Electrostatic discharge(ESD) phenomenon is a serious reliability concern. It causes approximately most of all field failures of IC. To quality the ESD immunity of IC product, there are some test methods and standards developed. ESD events have been classified into 3 models, which are HBM, MM and CDM. All the test methods are designed to evaluate the ESD immunity of IC products. This study provides an overview among ESD test methods on ICs and an efficient ESD stress method. We have estimated on all pin combination about the positive and negative ESD stress. We make out the weakest stress mode. This mode called a worst-case mode. We proposed that positive supply voltage pin and I/O pin combination is efficient because it is a worst-case mode.