• 전기학회논문지
• /
• 제61권3호
• /
• pp.427-432
• /
• 2012

In this paper, we have designed and fabricated 7-bands (GSM 850/900, DCS/PCS, and UMTS 3 bands) LTCC front end module (FEM) embedded LPF (low pass filter) to efficiently eliminate harmonics generated in TX path. The proposed FEM is composed of flip-chip typed CMOS SP9T switch to select transceiver signals, dual type SAW filters to receive Rx signals, and 0603 size chip components for the antenna matching and ESD protection. The whole size of FEM is $4.5{\times}3.2{\times}1.2mm^3$. The insertion loss of Tx and Rx ports are measured at 1.7 dB and 4.8 dB, respectively.

• 한국염색가공학회지
• /
• 제22권3호
• /
• pp.246-256
• /
• 2010

This study studies on the physical property of MWNT/PU composite film for electrostatic dissipation (ESD) function by dispersing multi-wall carbon nanotubes (MWNT) in dimethylformamide (DMF) and by combining it with polyurethane(PU). For this purpose, four kinds of MWNT were selected and the composite films were made by dispersion processing, and their physical properties were measured and investigated in terms of electrical conductivity. For dispersion parameters, four MWNT contents(0.5, 1, 2, 5wt%) and two dispersion times(30min, 120min) were selected. The dispersion property and the electrical conductivity of MWNT/PU film was measured using a UV-Vis spectrometer and conductivity measuring apparatus. Finally, their physical properties according to the dispersion conditions were analyzed and discussed with various processing conditions.

• 한국막학회:학술대회논문집
• /
• 한국막학회 2008년도 춘계 총회 및 학술발표회
• /
• pp.194-197
• /
• 2008

• 한국시스템다이내믹스연구
• /
• 제1권1호
• /
• pp.103-131
• /
• 2000

If a system such as a port has a large boundary and complexity, and the system's substance is considered as a black box, forecast accuracy will be very low. Futhermore various components in a port exert significant influence on each other. To copy with these problem the form of structure models were introduced by using SD method. The Competitive Ports Model had several sub-systems consisting of each Unit Port models, and each Unit Port model was made by quantitative, qualitative factors and their feedback loops. The fact that all components of one port have influence on the components of the other ports should be taken into account to construct Competitive Port Models. However, with the current approach that is impossible, and in this paper therefore, models were simplified by HFP adapted to integrate level variables of unit port models. Although many studies on modelling of port competitive situation have been conducted, both theoretical frame and methodology are still very weak. In this study, a new algorithm called ESD(Extensional System Dynamics) for the evaluation of port competition was presented, and applied to simulate port systems in northeast asia.

• 한국산업안전학회:학술대회논문집
• /
• 한국안전학회 2001년도 공동학술대회
• /
• pp.235-241
• /
• 2001

정전기는 일상생활에서 흔히 일어나는 현상으로 산업 전반에 걸쳐 많은 응용을 하고 있다. 그러나 정전기 방전 현상은 절연내력을 초과할 때 갑작스럽게 방출되면서 일어나는 공기중 전자전도 현상으로 외부 환경에 민감한 전기·전자 소자의 오동작 피해를 주거나 가연성 재료를 폭발시킬 수 있는 에너지원이 될 수 있다. 또한 정전기 피해의 원인 분석이 곤란하기 때문에 정전기 방전 현상의 정확한 이해가 필요하다. 따라서 방전 위험성 평가시 초기에 대전된 인체 전하량이 모두 방전 에너지로 쓰인다는 비현실적인 가정을 사실적인 방전 모델로 하여 방전현상을 이해하고, 정량적 해석 및 분석을 통하여 위험성을 올바르게 인식하고 평가하는 것이 필요하다 이에 ESD 현상에 대한 HBM, CDM, FIM 등 여러 모델을 이용하여 방전 메카니즘을 발표하여 정전기 현상을 이해하고, 각 종 규제를 강화하거나 확대하여 재해를 방지하고 있다. 그러나 국내의 인체 정전기 방전으로 인한 위험성을 올바르게 파악할 수 있는 연구나 연구 자료 및 문헌이 미비한 실정이다.(중략)

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2017년도 제56차 하계학술대회논문집 25권2호
• /
• pp.66-68
• /
• 2017

본 논문에서는 한화 109조 원을 돌파하는 전 세계 게임 시장에서 매출의 중요성에 대해 제시한다. 게임을 홍보할 수 있는 수단인 인터넷 방송과 게임 구매를 결합시킨 ESD 방식에 대한 조사 내용 및 분석한 결과도 제시한다. 이전에 존재하지 않았던 구매방식으로 사용자가 더욱 편리한 방법으로 게임을 구매하여 게임의 판매 수익을 증대시키고 인터넷 방송과 스트리머의 효율성을 높여 게임 개발사, 유통사, 스트리머, 사용자 모두 상부상조하여 부가가치까지 얻을 수 있는 방법도 함께 제시한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권1호
• /
• pp.65-70
• /
• 2013

A 0.18-${\mu}m$ 3.3 V grounded-gate NMOS (GGNMOS) I/O cell array for timing controller (TCON) application is proposed for improving electrical overstress (EOS) robustness. The improved cell array consists of 20 GGNMOS, 4 inserted well taps, 2 end-well taps and shallow trench isolation (STI). Technology computer-aided design (TCAD) simulation results show that the inserted well taps and extended drain contact gate spacing (DCGS) is effective in preventing EOS failure, e.g. local burnout. Thermodynamic models for device simulation enable us to obtain lattice temperature distributions inside the cells. The peak value of the maximum lattice temperature in the improved GGNMOS cell array is lower than that in a conventional GGNMOS cell array. The inserted well taps also improve the uniformity of turn-on of GGNMOS cells. EOS test results show the validity of the simulation results on improvement of EOS robustness of the new GGNMOS I/O cell array.

• 한국공간구조학회논문집
• /
• 제7권2호
• /
• pp.45-52
• /
• 2007

폴딩은 면에 기하학적 형태를 부여하는 동시에 역학적 효율을 증대시킬 수 있다. 본 연구의 목적은 건축의 조형성에 영향을 미칠 수 있는 폴딩을 구조와 형태의 매개로서 탐구하고, 그 역할과 가능성을 고찰하는 것이다. 따라서 먼저 폴딩의 특성과 패턴형성의 요소 및 이를 이용한 공간의 구성양식을 살펴본다. 또한 절판구조와 막구조에서 보이는 폴딩의 변형과 응용 방법을 파악함으로써 조형요소로서 역할과 가능성을 확인하고, 전개성을 응용한 형태로서 전개구조의 가능성을 확인한다.

• International Journal of Naval Architecture and Ocean Engineering
• /
• 제7권2호
• /
• pp.390-398
• /
• 2015

Energy-saving devices for 317K VLCC have been developed from a propulsion standpoint. Two ESD candidates were designed via computational tools. The first device WAFon composes of flow-control fins adapted for the ship wake to reduce the loss of rotational energy. The other is WAFon-D, which is a WAFon with a duct to obtain additional thrust and to distribute the inflow velocity on the propeller plane uniform. After selecting the candidates from the computed results, the speed performances were validated with model-tests. The hydrodynamic characteristics of the ESDs may be found in improved hull and propulsive efficiencies through increased wake fraction.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.109-114
• /
• 2004

본 논문에서는 반도체 방식의 직접 터치식 용량 형 지문인식센서의 신호처리를 위한 회로를 제안하였다. 센서로부터의 용량의 변화를 전압의 신호로 전환하기 위해서 전하분할 방식의 회로를 적용하였다. 지문센서 감도저하의 가장 큰 원인인 센서 플레이트에 존재하는 기생용량을 제거하고 융선과 계곡 사이의 전압차를 향상시키기 위하여 기존과는 다른 아날로그 버퍼회로를 설계 적용하였다. 센서 하부회로와의 isolation 대책을 통하여 ESD 및 노이즈방지를 위한 설계를 실시하였다. 제안된 신호 처리회로는 0.35마이크론 표준 CMOS 공정에 의해 레이아웃 되었다.