• 한국항해항만학회지
• /
• 제27권5호
• /
• pp.505-511
• /
• 2003

본 논문에서는 UHF(470∼806 MHz) 대역에서 전송장치로 사용 가능한 DTV 중계기용 1 Watt 급 구동증폭단을 설계 및 제작하였다. 구동증폭단은 유전율 2.53, 두께 0.8 mm 기판을 사용하여, 전치증폭기 및 1 Watt 단위증폭기를 단일기판상에 집적화 하였다. 바이어스 전압 28 V DC, 전류 900 mA를 구동증폭단에 인가하였을 때, 470∼806 MHz의 대역에서 53.5 dB 이상의 이득, $\pm$0.5 dB의 이득 평탄도 및 -12 dB 이하의 입ㆍ출력 반사손실이 나타났다. 또한 출력전력이 1 Watt일 때 사용주파수 대역에서 2 MHz 주파수 간격의 두 신호를 구동증폭단에 입력하여 설계사양보다 우수한 48 dBc 이상의 상호변조왜곡 특성이 나타남을 알 수 있었다.

• ETRI Journal
• /
• 제35권2호
• /
• pp.226-233
• /
• 2013

This paper presents a two-stage power-efficient class-AB operational transconductance amplifier (OTA) based on an adaptive biasing circuit suited to low-power dissipation and low-voltage operation. The OTA shows significant improvements in driving capability and power dissipation owing to the novel adaptive biasing circuit. The OTA dissipates only $0.4{\mu}W$ from a supply voltage of ${\pm}0.6V$ and exhibits excellent high driving, which results in a slew rate improvement of more than 250 times that of the conventional class-AB amplifier. The design is fabricated using $0.18-{\mu}m$ CMOS technology.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.113-117
• /
• 2003

This paper describes the design and the simulation results of the RF CMOS Class-E Power Amplifier for a 2.4GHz ISM band. This circuit is composed two connected amplifiers. where Class F amplifier drives Class E amplifier. The proposed circuit can reduce the total power dissipation of the driving stage and can work with higher efficiency. The power amplifier has been implemented in a standard $0.25{\mu}m$ CMOS technology and is shown to deliver 100mW output power to load with 41% power added efficiency(PAE) from a 2.5V supply.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.335-339
• /
• 2003

This Paper describes the design and the simulation results of the RF CMOS Class-E Power Amplifier for a 2.4GHz ISM band. This circuit is composed two connected amplifiers. where Class F amplifier drives Class E amplifier. The proposed circuit can reduce the total power dissipation of the driving stage and can work with higher efficiency. The power amplifier has been implemented in a standard 0.25$\mu\textrm{m}$ CMOS technology and is shown to deliver 100mW output Power to load with 41％ power added efficiency(PAE) from a 2.5V supply.

• 한국산학기술학회논문지
• /
• 제12권5호
• /
• pp.2241-2248
• /
• 2011

본 논문에서는 고출력 및 고효율 특성을 지니는 질화갈륨(gallium nitride, GaN) 고출력 트랜지스터 소자를 이용하여 WiMAX 및 LTE(long term evolution) 시스템에 사용 가능한 60watt급 고출력증폭기 모듈을 팔렛트(palette) 타입으로 개발한 결과에 대하여 기술한다. 높은 이득을 얻기 위한 라인업(lineup) 구성을 위해 저전력이면서 고이득을 지니는 전치증폭단, 8watt급의 GaN 구동증폭단, 그리고 30watt급 GaN 소자 2개를 도허티(doherty) 구조로 구성한 60watt 고출력증폭단을 사용하였으며, 이로부터 2.5~2.68GHz에서 61.4dB의 이득과 ${\pm}$0.075dB의 우수한 이득 평탄도를 얻었다. 특히 구동단과 고출력증폭단은 고효율 및 고출력 특성의 GaN 소자를 사용하였고, 또한 추가적인 효율 개선을 위해 도허티 구조를 적용함으로써 보다 높은 효율을 가지도록 하였다. 현재 전 세계적으로 널리 사용되고 있는 WiMAX 신호를 사용하여 제작된 팔렛트 타입의 증폭기 모듈의 성능을 측정하였는데, RRH(remote radio head) 타입으로 구성된 사용 예에서 WiMAX 변조 신호 10watt 출력 기준으로 약 37~38%의 효율을 나타내었다. 제작된 증폭기 모듈을 디지털 전치왜곡기(digital predistorter, DPD)와 연동하여 시험한 결과 WiMAX 변조 신호 10watt 출력에서 ACLR은 46dBc 이상의 특성을 지닌다.

• 전자공학회논문지B
• /
• 제33B권3호
• /
• pp.56-61
• /
• 1996

In this paper, new buck converter of a TV power system is presented. First, we devised a revised driving circuit for an emitter-coupled type buck converter, by which it is possible to reduce the material cost of transformers and voltage stress of power device. Secondly, we adopted a hybrid oscillation technique. When TV system is in off-stage, initial standby power which is necessary for remote controllable TV system is supplied by self-oscillating mode. Main power which is necessry in TV system bing on state is provided by an externally triggered oscillating mode. The switching frequency is synchronized to the oscillating frequency of horizontal deflection in TV, by which we can reduce picture noises and the size of power transformer. Thirdly, a simple error amplifier is inserted to the feed-back loop to keep the output voltage constant which means pulse width modulatio mode is added in driving part of power device. Finally, we showed by experiments that our proposed converter performs well enough to be close to the theoretically predicted values.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.629-631
• /
• 2004

The proposed output buffer is presented for driving large-size LCD panels. This output buffer is designed by adding some simple circuitry to the conventional two-stage operational amplifier. The proposed circuit is simulated in a high-voltage 0.35um CMOS process with HSPICE. The simulated result is more improved settling time than that of conventional one.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.51-57
• /
• 2010

대형 TFT LCD 판넬의 감마보정전압을 구동하기 위한 레일-투-레일 고전압 CMOS 완충 증폭기를 제안하였다. 이 회로는 단일 전압하에서 동작하고 18V 전압원에서 0.5mA 의 전류소비특성을 나타내며 8비트/10비트 고해상도 TFT LCD 판넬의 감마보정 전압 구동을 위하여 설계하였다. 이 회로는 높은 slew rate, 0.5mA의 정적 전류특성을 나타내며 1k$\Omega$의 저항성/용량성 부하구동 능력을 가지고 있다. 또한 넓은 출력 공급범위를 지니며, 5mA의 출력 정전류를 내보낼 경우 50mV미만의 옵셋전압 특성을 가진다. 또한, 용량성 부하 구동시 입력기준 옵셋전압이 2.5mV 미만인 좋은 특성을 나타낸다. 본 논문에서는 넓은 스윙입력범위와 출력 동작 범위을 얻기 위해 전류미러형 n-채널 차동증폭기, p-채널 차동증폭기, AB-급 푸쉬-풀 출력단, 히스테리시스 비교기를 사용한 입력레벨 검출기 등을 사용하였다. 제안된 회로는 고전압 디스플레이 구동 IC에 사용하기 위해 0.18um 18V 고전압 CMOS 공정기술에 의해 제작되었다. 제안된 회로는 8~18V의 공급 전압 범위에서 동작한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.791-794
• /
• 2003

The increasing computational capability of processors is driving the need for high bandwidth links to communicate and store the information that is processed. Such links are often an important part of multi processor interconnection, processor-to-memory interfaces and Serial-network interfaces. This paper describes a 0.11-${\mu}{\textrm}{m}$ CMOS 4 Gbp s/pin 3-Level transceiver using RSL/(Rambus Signaling Logic) for high bandwidth. This system which uses a high-gain windowed integrating receiver with wide common-mode range which was designed in order to improve SNR when operating with the smaller input overdrive of 3-Level. For multi-gigabit/second application, the data rate is limited by Inter-Symbol Interference (ISI) caused by low pass effects of channel, process-limited on-chip clock frequency, and serial link distance. In order to detect the transmited 4Gbps/pin with 3-Level data sucessfully ,the receiver is designed using 3-stage sense amplifier. The proposed transceiver employes multi-level signaling (3-Level Pulse Amplitude Modulation) using clock multi phase, double data rate and Prbs patten generator. The transceiver shows data rate of 3.2 ~ 4.0 Gbps/pin with a 1GHz internal clock.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.408-412
• /
• 2018

이 논문에서는 40nm CMOS 공정을 이용하여 제작된 26GHz 가변 이득 증폭기에 대한 연구를 수행하였다. 79GHz를 사용하는 자동차 레이더의 경우 주파수 특성상 회로 전체를 79GHz로 설계 및 매칭 하기 보다는 Down conversion 하여 낮은 주파수대역으로 구동하거나 Up conversion 전에 낮은 주파수 대역을 이용하는 것이 설계 및 구동에 유리하다. 실제적으로 TTD(True Time Delay)를 통해 시간지연을 이용하는 Phased Array System 의 경우에도 현재 기술로는 낮은 주파수로 Down conversion하는 것이 오차를 줄이고 실제적 시간지연을 구현하는데 좋다. 79GHz 주파수의 1/3인 26GHz 주파수 대역에서 동작하는 VGA(Variable Gain Amplifier)에 대하여 설계하였고 1-stage의 cascode amplifier 형태로 구성된 회로에서 VDD : 1V, Bias 0.95V, S11은 < -9.8dB(Mea. High gain mode), S22 <-3.6dB(Mea. High gain mode), Gain : 2.69dB(Mea. High gain mode), P1dB : -15 dBm (Mea. High gain mode) 로 설계되었다. Low gain mode 에서는 S11은 < -3.3dB(Mea. Low gain mode), S22 < -8.6dB(Mea. Low gain mode), Gain : 0dB(Mea. Low gain mode), P1dB : -21 dBm (Mea. Low gain mode)로 설계되었다.