• Transactions on Electrical and Electronic Materials
• /
• 제11권1호
• /
• pp.15-19
• /
• 2010

In this paper, we discuss design considerations for an n-channel metal-oxide-semiconductor field-effect transistor (MOSFET) with a lateral asymmetric channel (LAC) doping profile. We employed a $0.35\;{\mu}m$ standard complementary MOSFET process for fabrication of the devices. The gates to the LAC doping overlap lengths were 0.5, 1.0, and $1.5\;{\mu}m$. The drain current ($I_{ON}$), transconductance ($g_m$), substrate current ($i_{SUB}$), drain to source leakage current ($i_{OFF}$), and channel-hot-electron (CHE) reliability characteristics were taken into account for optimum device design. The LAC devices with shorter overlap lengths demonstrated improved $I_{ON}$ and $g_m$ characteristics. On the other hand, the LAC devices with longer overlap lengths demonstrated improved CHE degradation and $I_{OFF}$ characteristics.

• 한국지반환경공학회 논문집
• /
• 제16권11호
• /
• pp.39-43
• /
• 2015

본 연구에서는 압밀 배수를 촉진하기 위한 공법에서 사용되는 조립토나 골재로의 세립토 관입 정도를 다양한 조건에서 실험을 통해 확인하여 세립토의 조립토나 골재로의 관입특성을 규명하였다. 지중응력에 대응하는 압력의 크기나 세립토 함수비의 변화에 상관없이 해성점토가 해사나 표준사로는 관입되지 않아 모래 배수/말뚝 체에서의 배수저항 현상은 전혀 발생하지 않은 것으로 확인되었고, 오히려 물다짐에 의한 모래 배수/말뚝 체의 전단강도가 크게 증대한 것으로 보인다. 골재의 경우에는 골재의 입경이 클수록 해성점토의 관입깊이는 증대하고, 같은 골재라도 압력이나 함수비가 클수록 해성점토의 관입깊이는 증대함을 알 수 있었으며, 액성한계보다 작은 함수비를 갖는 해성점토는 입자가 작은 편인 13mm 골재로의 관입깊이가 현저하게 줄어들어 그 관입깊이가 상당히 적다 하더라도 일단 관입된 세립토에 의해 배수/말뚝 체에서의 배수저항 현상이 발생할 것으로 사료된다. 따라서 자연함수비가 액성한계보다 큰 매우 연약한 세립토층에서는 모래보다 큰 입경을 갖는 쇄석이나 자갈 등 골재를 사용하는 gravel drain 공법 및 gravel compaction pile 공법 등의 적용을 지양해야 하고, 자연함수비가 액성한계보다 작은 연약한 세립토 지반에서도 gravel drain 공법 및 gravel compaction pile 공법 등과 같은 연직배수공법을 적용할 경우 그 효용성은 크게 저하할 것으로 사료된다.

• 대한토목학회논문집
• /
• 제28권6C호
• /
• pp.321-329
• /
• 2008

본 연구에서는 전통적인 압밀촉진공법의 단점을 보완하기 위한 방법으로 석션보드드레인 공법을 제안하고, 본 공법의 개량특성을 파악하기 위해, 배수재 종류 및 단계 진공압 조건에 따른 일련의 Column 실험을 실시하였다. 이때 실험 간 발생되는 침하량과 실험 종료 후 발생된 함수비 저감효과 및 강도증진효과를 파악하고, 개량 기간에 따른 압밀도를 파악하여 각 조건에 따른 최적의 석션보드드레인 공법 영향인자를 산정하고자 하였다. 각 배수재(포켓식 성곽형, 코일형, 하모니카 형, 원형 및 열융착식 성곽형배수재) 종류에 따른 개량 효과를 파악하기 위한 실험 결과, Core 형상(원형, 판형)과 필터의 Core 부착 여부(포켓식, 열융착식)에 의해 열융착식 성곽형 배수재와 포켓식 원형배수재의 배수효율이 다른 배수재의 경우 보다 좋게 나타났다. 단계석션압 조건 실험의 경우 최종 단계석션압인 $-0.8\;kg/cm^2$으로의 기간이 짧을수록 개량도가 크게 나타났다. 또한 각 석션압 단계 별 압밀도-적용기간 곡선 상의 변곡점을 이용하여 압밀효과를 극대화 시킬 수 있는 적용기간을 산정할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 C
• /
• pp.1085-1087
• /
• 1995

A large leakage current may be one of the critical issues for poly-silicon thin film transistors(poly-Si TFTs) for LCD applications. In order to reduce the leakage current of poly-Si TFTs, several offset gated structures have been reported. However, those devices, where the offset length in the source region is not same as that in the drain region, exhibit the asymmetric electrical performances such as the threshold voltage shift and the variation of the subthreshold slope. The different offset length is caused by the additional mask step for the conventional offset structures. Also the self-aligned implantation may not be applicable due to the mis-alignment problem. In this paper, we propose a new fabrication method for poly-Si TFTs with a self-aligned offset gated structure by employing a photo resistor reflow process. Compared with the conventional poly-Si TFTs, the device is consist of two gate electrodes, of which one is the entitled main gate where the gate bias is employed and the other is the entitled subgate which is separate from both sides of the main gate. The poly-Si channel layer below the offset oxide is protected from the injected ion impurities for the source/drain implantation and acts as an offset region of the proposed device. The key feature of our new device is the offset lesion due to the offset oxide. Our experimental results show that the offset region, due to the photo resistor reflow process, has been successfully obtained in order to fabricate the offset gated poly-Si TFTs. The advantages of the proposed device are that the offset length in the source region is the same as that in the drain region because of the self-aligned implantation and the proposed device does not require any additional mask process step.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.103-112
• /
• 2005

본 논문에서는 압전 및 자발 분극 효과를 내포한 단채널 n-AlGaN/GaN HEMT의 전류-전압 특성을 도출하고자 AlGaN 및 GaN층 내에서 분극을 고려한 2차원 Poisson 방정식의 해법을 제안하였다. AlGaN 및 GaN층에서의 2차원적 전위 변화를 채널전류의 연속조건과 컨시스턴트하게 도출하기 위해서 GaN영역에 형성된 양자 우물을 통해 흐르는 전자에 대한 전계-의존 이동도를 고려하였다. 도출된 표현식은 동작 전압 전 영역과 장/단채널 소자에 대하여 일괄적으로 적용될 수 있을 것으로 보이며, 계산 결과로부터 2차원 전위 분포 변화 효과를 고려하기 위한 파라미터 ${\alpha}$의 도입이 타당함을 보이고 있다. 이로써, 본 모델은 기존의 모델에 비해 드레인 전압의 증가에 따른 드레인 포화전류의 증가 및 문턱 전압의 감소 현상 등을 보다 적절히 설명할 수 있음을 보이고 있다.

• 한국정보통신학회논문지
• /
• 제21권8호
• /
• pp.1465-1470
• /
• 2017

기존의 MOSFET에서는 반전층보다 항상 실리콘 두께가 크기 때문에 드레인유도 장벽감소가 실리콘 두께에 관계없이 산화막 두께 및 채널길이의 함수로 표현되었다. 그러나 10 nm 이하 저도핑 이중게이트 구조에서는 실리콘 두께 전체가 공핍층이 형성되기 때문에 기존의 SPICE 모델을 사용할 수 없게 되었다. 그러므로 이중게이트 MOSFET에 대한 새로운 SPICE 용 드레인유도 장벽감소 모델을 제시하고자 한다. 이를 분석하기 위하여 전위분포와 WKB 근사를 이용하여 열방사 및 터널링 전류를 구하였다. 결과적으로 드레인유도 장벽감소는 상하단 산화막 두께의 합 그리고 실리콘 두께의 2승에 비례하며 채널길이의 3승에 반비례한다는 것을 알 수 있었다. 특히 SPICE 파라미터인 정적 궤환계수가 1과 2사이에서 사용할 수 있어 합당한 파라미터로써 사용할 수 있었다.

• 한국지반신소재학회논문집
• /
• 제13권4호
• /
• pp.87-96
• /
• 2014

연약지반 개량공법을 적용한 내부가호안의 압밀침하 특성을 신뢰성 해석을 이용하여 분석하였으며, 이를 통해 PVD 최적 타설 간격을 설정하였고 외곽호안은 압밀기간 변화에 따른 잔류침하에 대해 안정성을 확보하는지를 검토 하였다. 연약지반 압밀침하 특성에 대한 신뢰성 해석 결과에서 지반정수의 불확실성을 고려해 과다 적용된 배수재 타설 간격을 각 구견별로 구분하여 적용함으로써 지반정수의 불확실성과 안정성을 모두 확보하는 동시에 공사비 측면에서도 경제적인 연약지반 개량공법의 형식으로 검토되었다. 또한 허용잔류 침하량을 초과할 확률이 10%이내에 해당하는 압밀기간을 적용하여 잔류침하에 대한 안정성을 확보하였으며, 각각의 분할된 영역에서 목표 압밀도에 도달할 확률이 95%를 만족하는 배수재 간격으로 시공하고 잔류침하량의 발생량이 10cm를 초과하지 않은 범위일 때는 허용부등침하경사 이상의 부등침하가 발생할 가능성은 거의 없는 것으로 나타났다.

• 한국인터넷방송통신학회논문지
• /
• 제16권4호
• /
• pp.59-64
• /
• 2016

본 논문에서는 10W급 GaN MMIC를 이용하여 Ku-band SSPA 모듈을 설계 및 제작하였다. 설계 및 제작한 SSPA 모듈의 분배/합성을 위해 Rogers(RO4003C)기판을 이용하여 Branch-line 구조를 이용하였다. SSPA 모듈 버짓상 Divider/Combiner는 삽입손실이 최대 -0.7dB 이하로 설계 및 제작하였다. 또한 GaN MMIC 구조 특성상 Gate Bias-Drain Bias로 인가되어야 하기 때문에 Gate-Drain 순차회로를 적용한 Bias 회로를 구현하였으며, RF Power Detect, Temperature Detect, HPA On/Off 기능등을 구현하였다. 설계 제작된 Ku-band SSPA는 최대 출력 15.6W, Gain 45.7dB, 효율 19.0%로 만족하는 측정 결과를 얻었다.

• 한국진공학회지
• /
• 제22권6호
• /
• pp.335-340
• /
• 2013

본 논문은 InP 식각정지층을 갖는 MHEMT 소자의 항복전압을 증가시키기 위한 시뮬레이션 설계 논문이다. MHEMT 소자의 게이트 리세스 구조 및 채널 구조를 변경하여 시뮬레이션을 수행하였고 비교 분석하였다. MHEMT 소자의 드레인 측만을 완전히 제거한 비대칭 게이트 리세스 구조인 경우 $I_{dss}$ 전류가 90 mA에서 60 mA로 줄어들지만 항복 전압은 2 V에서 4 V로 증가함을 확인하였다. 이는 $Si_3N_4$ 보호층과 InAlAs 장벽층 사이의 계면에서 형성되는 전자-포획 음의 고정전하로 인해 채널층에서의 전자 공핍이 심화되어 나타나는 현상으로 이는 채널층의 전류를 감소시켜 충돌이온화를 적게 형성시켜 항복전압을 증가시킨다. 또한, 동일한 구조의 비대칭 게이트 리세스 구조에서 채널층을 InGaAs/InP 복합 채널로 바꾸어 설계한 구조에서는 항복전압이 5 V로 증가하였다. 이는 높은 드레인 전압에서 InP 층의 적은 충돌이온화와 이동도로 인해 전류가 더 감소했기 때문이다.

• 한국지반공학회지:지반
• /
• 제3권1호
• /
• pp.7-24
• /
• 1987

울산만 북서측 임해지역체 발달된 연약해성점토를 개양하기 위하려 선행대중과 Wick Drain공법의 병용공법이 적용되었다. 상기 공법의 적용에 따른 연약해성점토의 거동 및 강침특성을 요명하여, 안전하고 신속하게 시공을 실시하기 위하여 현장계측에 의한 공학적인 시공관리를 실시하였다. 본 고는 연약해성점토를 개량하기 위하여 적용한 선행하중과 Wick Drain공법의 설계, 시공 및 안전관리방법을 수록하고 있다.