• 한국진공학회지
• /
• 제22권5호
• /
• pp.270-275
• /
• 2013

화학 기상 증착법에 의해 제작한 단층 그래핀을 300 nm $SiO_2$/Si와 석영기판 위에 전사한 후 도핑하기 위해 그래핀 표면에 $AuCl_3$ 용액의 농도를 1에서 10 mM까지 변화시키면서 스핀코팅 하였다. 도핑농도에 따른 그래핀의 특성을 여러 구조적, 광학적, 및 전기적 실험기법으로 분석한 결과, 도핑 농도가 증가함에 따라 그래핀의 p형 특성이 더욱 강해진다는 것을 라만 주파수/최고점 세기 비율, 면저항, 일함수, 및 디락점 등의 변화로 확인할 수 있었다. 특히, 그래핀 전계효과 트랜지스터의 드레인 전류-게이트 전압 곡선 측정을 통해 처음으로 도핑농도의 증가에 따라 전하 이동도를 자세히 측정한 결과, 도핑농도가 증가할 때 전자의 이동도는 크게 감소한 것에 비해 정공의 이동도는 매우 적게 변화하였다. 이 결과는 $AuCl_3$가 그래핀의 p형 도핑 불순물로서 매우 우수하다는 것을 의미하여 향후 도핑된 그래핀의 소자활용에 있어 매우 유용할 것으로 전망된다.

• 한국조경학회지
• /
• 제37권2호
• /
• pp.36-46
• /
• 2009

이 연구의 목적은 녹화를 위한 인공지반이 구조물에 미치는 영향을 분석하는 것이다. 인공지반 녹화 시 고려해야 할 기술적 사항은 건물에 미치는 하중과 식물의 생육에 관한 것이다. 인공지반이 구조물에 미치는 영향에 대한 연구는 거의 이루어지지 않고 있다. 본 연구에서는 펄라이트와 자연토양이 혼합된 인공지반이 구조물에 미치는 하중으로 인한 영향을 분석하였다. 인공지반이 구조물에 미치는 하중은 인공지반이 포화되었을 때 최대가 되며, 강우강도가 인공지반의 침투능을 증가할 때 인공지반이 포화된다. 인공지반의 포화 여부를 판정하기 위하여 강우 강도는 도시배수시설물 설계에 이용되는 10년 빈도 10분 강우 강도를 이용하였고, 침투능은 정수위투수계수 측정법을 이용하여 산정하였다. 인공토 및 혼합토는 그 비율에 따라 투수계수가 변하며, 특히 다짐 정도에 따라 변동이 큰 것으로 나타났으나, 대부분의 경우 재현기간 10년의 10분 강우강도를 초과하지는 않았다. 따라서 인공지반의 포화단위중량을 구조물 설계의 설계하중으로 적용하여야 함을 알 수 있다.

• 한국전기전자재료학회논문지
• /
• 제25권2호
• /
• pp.85-90
• /
• 2012

In this paper, we compared and analyzed 3D silicon-oxide-nitride-oxide-silicon (SONOS) multi layer flash memory devices fabricated on nitride or oxide layer, respectively. The device fabricated on nitride layer has inferior electrical properties than that fabricated on oxide layer. However, the device on nitride layer has faster program / erase speed (P/E speed) than that on the oxide layer, although having inferior electrical performance. Afterwards, to find out the reason why the device on nitride has faster P/E speed, 1/f noise analysis of both devices is investigated. From gate bias dependance, both devices follow the mobility fluctuation model which results from the lattice scattering and defects in the channel layer. In addition, the device on nitride with better memory characteristics has higher normalized drain current noise power spectral density ($S_{ID}/I^2_D$>), which means that it has more traps and defects in the channel layer. The apparent hooge's noise parameter (${\alpha}_{app}$) to represent the grain boundary trap density and the height of grain boundary potential barrier is considered. The device on nitride has higher ${\alpha}_{app}$ values, which can be explained due to more grain boundary traps. Therefore, the reason why the devices on nitride and oxide have a different P/E speed can be explained due to the trapping/de-trapping of free carriers into more grain boundary trap sites in channel layer.

• 대한전자공학회논문지TC
• /
• 제43권10호
• /
• pp.90-97
• /
• 2006

본 논문에서는 cascode 구조에 shunt peaking 기술을 접목시킨 밀리미터파 광대역 amplifier를 설계 및 제작하였다. 밀리미터파 광대역 cascode amplifier의 설계 및 제작을 위해서 $0.1{\mu}m\;{\Gamma}-gate$ GaAs PHEMT와 CPW 및 passive library를 개발하였다. 제작된 PHEMT는 최대 전달 컨덕턴스는 346.3 mS/mm, 전류이득 차단 주파수 ($f_T$)는 113 GHz, 그리고 최대공진 주파수($f_{max}$)는 180 GHz의 특성을 갖고 있다. 설계된 cascode amplifier는 회로의 발진을 막기 위해서 저항과 캐패시터를 common-rate 소자의 드레인에 병렬로 연결하였다. 대역폭의 확장 및 gain의 평탄화를 위해 바이어스 단들에 short stub 및 common-source 소자와 common-gate 소자 사이에 보상 전송선로를 삽입하고 최적화하였으며, 입출력 단은 광대역 특성을 갖는 정합회로로 설계하였다. 제작된 cascode amplifier의 측정결과, cascode 구조에 shunt peaking 기술을 접목시킴으로써 대역폭을 확장 및 gain을 평탄화 시킬 수 있다는 것을 확인하였다. 3 dB 대역폭은 34.5 GHz ($19{\sim}53.5GHz$)로 광대역 특성을 얻었으며, 3 dB대역 내에서 평균 6.5 dB의 $S_{21}$ 이득 특성을 나타내었다.

• 한국통신학회논문지
• /
• 제3권1호
• /
• pp.18-25
• /
• 1978

반도체 소자에서 생기는 1/f 형의 잡음의 근원이 무엇인가에 대해 지금까지 여러 이론이 나왔다. 그중에도 Mcwhorter's Surface model이 대표적인 이론이었다. 그러나 Hooge는 이론에 반기를 들고 나왔다. Hooge의 이론에 의하면 thermo cell이나 Concentration cell에서의 1/f-형의 잡음이 표면효과(surface effect)가 아니라는 것이다. 본 논문에서는 이 두 대표적인 이론을 종합검토할 수 있는 Langenvin type의 Boltzmann transport equation에 입각하여 새로운 일반이론을 세웠다. 본 논문에서는 N형 채널을 갖고 있는 금속산화물반도체 전계효과 트랜지스터에서 단일준의 Shockley-Read-Hall recombination center에 의한 단락회로에서 드레인의 1/f-형 잡음스펙트럼을 계산하기 위해 시간에 따라 변화하는 양을 포함시키므로써 각 에너지대의 케리어에 대해 준-페르미준위를 정의할 수 없다고 가정했으므로, 1/f-형의 잡음은 다수케리어 효과에 기인한다고 가정했다. 이러한 가정하에서 유도된 1/f-형의 잡음은 금속산화물반도체 전계효과 트랜지스터에서 1/f-형의 잡음에 중요한 요인들을 모두 보여주었다. : 적주파에서 플렛티유를 나타내지 않았고 채널의 면적 A와 드레인 바이어스 전압 V에 비례하고 체널의 길이 L에 반비례한다. 본 논문의 모델에서는 1/f-응답에서 1/f2에 대한 잡음스트럼의 전이주파수와 P-n 합다이오우드의 surfact center에 관계되는 완화시간(relaxation time)에 대응하는 주파수 사이를 구별하여 설명할 수 있었다. 본 논문의 결과에서 1/f-형 잡음스펙트럼은 격자산란이 주원인이 된다. 금속산화물반도체 전계효과 트랜지스터를 살펴보면 격자산란이 주로 표면에서 일어나기 때문에 1/f-형 잡음이 표면효과라고 말할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.91-105
• /
• 2016

Carbon Nanotube Field-Effect Transistors (CNTFETs) have been studied as candidates for post Si CMOS owing to the better electrostatic control and high mobility. To enhance the immunity against short - channel effects (SCEs), the novel channel and gate engineered architectures have been proposed to improve CNTFETs performance. This work presents a comprehensive study of the influence of channel and gate engineering on the CNTFET switching, high frequency and circuit level performance of carbon nanotube field-effect transistors (CNTFETs). At device level, the effects of channel and gate engineering on the switching and high frequency characteristics for CNTFET have been theoretically investigated by using a quantum kinetic model. This model is based on two-dimensional non-equilibrium Green's functions (NEGF) solved self - consistently with Poisson's equations. It is revealed that hetero - material - gate and lightly doped drain and source CNTFET (HMG - LDDS - CNTFET) structure can significantly reduce leakage current, enhance control ability of the gate on channel, improve the switching speed, and is more suitable for use in low power, high frequency circuits. At circuit level, using the HSPICE with look - up table(LUT) based Verilog - A models, the impact of the channel and gate engineering on basic digital circuits (inverter, static random access memory cell) have been investigated systematically. The performance parameters of circuits have been calculated and the optimum metal gate workfunction combinations of ${\Phi}_{M1}/{\Phi}_{M2}$ have been concluded in terms of power consumption, average delay, stability, energy consumption and power - delay product (PDP). In addition, we discuss and compare the CNTFET-based circuit designs of various logic gates, including ternary and binary logic. Simulation results indicate that LDDS - HMG - CNTFET circuits with ternary logic gate design have significantly better performance in comparison with other structures.

• 대한전자공학회논문지SD
• /
• 제42권9호
• /
• pp.9-18
• /
• 2005

60 nm C-MOSFET 기술 분기점 이상의 고성능, 저전력 트랜지스터를 구현 시키기 위해 SiGe/SiO2/Si위에 성장된 strained Si의 두께가 전자 이동도에 미치는 영향을 두 가지 관점에서 조사 연구하였다. 첫째, inter-valley phonon 산란 모델의 매개변수들을 최적화하였고 둘째, strained Si 반전층의 2-fold와 4-fold의 전자상태, 에너지 밴드 다이어그램, 전자 점유도, 전자농도, phonon 산란율과 phonon-limited 전자이동도를 이론적으로 계산하였다. SGOI n-MOSFET의 전자이동도는 고찰된 SOI 구조의 Si 두께 모든 영역에서 일반적인 SOI n-MOSFET보다 $1.5\~1.7$배가 높음이 관찰 되었다. 이러한 경향은 실험 결과와 상당히 일치한다. 특히 strained Si의 두께가 10 nm 이하일 때 Si 채널 두께가 6 nm 보다 작은 SGOI n-MOSFET에서의 phonon-limited 전자 이동도는 일반 SOI n-MOSFET과 크게 달랐다. 우리는 이러한 차이가 전자들이 suained SGOI n-MOSFET의 반전층에서 SiGe층으로 터널링 했기 때문이고, 반면에 일반 SOI n-MOSFET에서는 캐리어 confinement 현상이 발생했기 때문인 것으로 해석하였다. 또한 우리는 10 nm와 3 nm 사이의 Si 두께에서는 SGOI n-MOSFET의 phonon-limited 전자 이동도가 inter-valley phonon 산란율에 영향을 받는 다는 것을 확인하였으며, 이러한 결과는 더욱 높은 드레인 전류를 얻기 위해서 15 nm 미만의 채널길이를 가진 완전공핍 C-MOSFET는 stained Si SGOI 구조로 제작하여야 함을 확인 했다

• 한국전기전자재료학회논문지
• /
• 제33권2호
• /
• pp.99-104
• /
• 2020

In this study, we fabricated a metamorphic high-electron-mobility transistor (mHEMT) device with a T-type gate structure for the implementation of W-band monolithic microwave integrated circuits (MMICs) and investigated its characteristics. To fabricate the mHEMT device, a recess process for etching of its Schottky layer was applied before gate metal deposition, and an e-beam lithography using a triple photoresist film for the T-gate structure was employed. We measured DC and RF characteristics of the fabricated device to verify the characteristics that can be used in W-band MMIC design. The mHEMT device exhibited DC characteristics such as a drain current density of 747 mA/mm, maximum transconductance of 1.354 S/mm, and pinch-off voltage of -0.42 V. Concerning the frequency characteristics, the device showed a cutoff frequency of 215 GHz and maximum oscillation frequency of 260 GHz, which provide sufficient performance for W-band MMIC design and fabrication. In addition, active and passive modeling was performed and its accuracy was evaluated by comparing the measured results. The developed mHEMT and device models could be used for the fabrication of W-band MMICs.

• Earthquakes and Structures
• /
• 제11권6호
• /
• pp.1101-1121
• /
• 2016

Base isolation, one of the popular seismic protection approaches proven to be effective in practical applications, has been widely applied worldwide during the past few decades. As the techniques mature, it has been recognised that, the biggest issue faced in base isolation technique is the challenge of great base displacement demand, which leads to the potential of overturning of the structure, instability and permanent damage of the isolators. Meanwhile, drain, ventilation and regular maintenance at the base isolation level are quite difficult and rather time- and fund- consuming, especially in the highly populated areas. To address these challenges, a number of efforts have been dedicated to propose new isolation systems, including segmental building, additional storey isolation (ASI) and mid-storey isolation system, etc. However, such techniques have their own flaws, among which whipping effect is the most obvious one. Moreover, due to their inherent passive nature, all these techniques, including traditional base isolation system, show incapability to cope with the unpredictable and diverse nature of earthquakes. The solution for the aforementioned challenge is to develop an innovative vibration isolation system to realise variable structural stiffness to maximise the adaptability and controllability of the system. Recently, advances on the development of an adaptive magneto-rheological elastomer (MRE) vibration isolator has enlightened the development of adaptive base isolation systems due to its ability to alter stiffness by changing applied electrical current. In this study, an innovative semi-active storey isolation system inserting such novel MRE isolators between each floor is proposed. The stiffness of each level in the proposed isolation system can thus be changed according to characteristics of the MRE isolators. Non-dominated sorting genetic algorithm type II (NSGA-II) with dynamic crowding distance (DCD) is utilised for the optimisation of the parameters at isolation level in the system. Extensive comparative simulation studies have been conducted using 5-storey benchmark model to evaluate the performance of the proposed isolation system under different earthquake excitations. Simulation results compare the seismic responses of bare building, building with passive controlled MRE base isolation system, building with passive-controlled MRE storey isolation system and building with optimised storey isolation system.

• 한국전기전자재료학회논문지
• /
• 제23권7호
• /
• pp.545-549
• /
• 2010

Low-frequency noise (1/f noise) has been measured in order to analyze the Vth instability of ZnO TFTs having two different active layer thicknesses of 40 nm and 80 nm. Under electrical stress, it was found that the TFTs with the active layer thickness of 80 nm shows smaller threshold voltage shift (${\Delta}V_{th}$) than those with thickness of 40 nm. However the ${\Delta}V_{th}$ is completely relaxed after the removal of DC stress. In order to investigate the cause of this threshold voltage instability, we accomplished the 1/f noise measurement and found that ZnO TFTs exposed the mobility fluctuation properties, in which the noise level increases as the gate bias rises and the normalized drain current noise level($S_{ID}/{I_D}^2$) of the active layer of thickness 80 nm is smaller than that of active layer thickness of thickness 40 nm. This result means that the 80 nm thickness TFTs have a smaller density of traps. This result correlated with the physical characteristics analysis performmed using XRD, which indicated that the grain size increases when the active layer thickness is made thicker. Consequently, the number of preexisting traps in the device increases with decreasing thickness of the active layer and are related closely to the $V_{th}$ instability under electrical stress.