• 스마트미디어저널
• /
• 제4권2호
• /
• pp.55-61
• /
• 2015

A bandwidth-enhanced ultra-wide band (UWB) CMOS balun-LNA is implemented as a part of a software defined radio (SDR) receiver which supports multi-band and multi-standard. The proposed balun-LNA is composed of a single-to-differential converter, a differential-to-single voltage summer with inductive shunt peaking, a negative feedback network, and a differential output buffer with composite common-drain (CD) and common-source (CS) amplifiers. By feeding the single-ended output of the voltage summer to the input of the LNA through a feedback network, a wideband balun-LNA exploiting negative feedback is implemented. By adopting a source follower-based inductive shunt peaking, the proposed balun-LNA achieves a wider gain bandwidth. Two LNA design examples are presented to demonstrate the usefulness of the proposed approach. The LNA I adopts the CS amplifier with a common gate common source (CGCS) balun load as the S-to-D converter for high gain and low noise figure (NF) and the LNA II uses the differential amplifier with the ac-grounded second input terminal as the S-to-D converter for high second-order input-referred intercept point (IIP2). The 3 dB gain bandwidth of the proposed balun-LNA (LNA I) is above 5 GHz and the NF is below 4 dB from 100 MHz to 5 GHz. An average power gain of 18 dB and an IIP3 of -8 ~ -2 dBm are obtained. In simulation, IIP2 of the LNA II is at least 5 dB higher than that of the LNA I with same power consumption.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권1호
• /
• pp.22-29
• /
• 2006

We demonstrate highly manufacturable Multi-channel Field Effect Transistor (McFET) on bulk Si wafer. McFET shows excellent transistor characteristics, such as $5{\sim}6 times higher drive current than planar MOSFET, ideal subthreshold swing, low drain induced barrier lowering (DIBL) without pocket implantation and negligible body bias dependency, maintaining the same source/drain resistance as that of a planar transistor due to the unique feature of McFET. And suitable threshold voltage ($V_T$) for SRAM operation and high static noise margin (SNM) are achieved by using TiN metal gate electrode.

• 한국전자파학회논문지
• /
• 제28권5호
• /
• pp.430-433
• /
• 2017

본 논문은 0.25 um GaN HEMT 공정을 이용하여 S/C/X-대역에서 저항 피드백 구조의 저잡음 증폭기 MMIC에 관한 연구이다. GaN 소자는 높은 항복 전압과 에너지 밴드갭 그리고 고온에서 안정성을 갖는 고출력 소자로서 장점을 가진다. 따라서 높은 선형성을 가지는 GaN 소자를 이용한 수신기는 리미터 없이 구현할 수 있기 때문에 수신기의 잡음 지수가 개선되고, 수신기 모듈의 크기를 줄일 수 있다. 제안한 GaN 저잡음 증폭기 MMIC는 S/C/X-대역에서 15 dB 이상의 이득, 3 dB 이하의 잡음 지수, 13 dB 이상의 입력 반사 손실, 그리고 8 dB 이상의 출력 반사 손실을 가진다. GaN 저잡음 증폭기 MMIC는 드레인 전압 20 V, 게이트 전압 -3 V일 때, 70 mA의 전류를 소모한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.61-64
• /
• 2002

We have optimally designed and implemented by a monolithic microwave integrated circuit(MMIC) the low noise amplifier(LNA) of 5.8GHz band composed of receiver front-end(RFE) in a on-board equipment system for dedicated short range communication using a depletion-mode GaAs MESFET. The LNA is provided with two active devices, matching circuits, and two drain bias circuits. Operating at a single supply of 3V and a consumption current of 18㎃, The gain at center frequency 5.8GHz is 13.4dB, Noise figure(NF) is 1.94dB, Input 3rd order intercept point(lIPS) is 3dBm, and Input return loss(5$_{11}$) and Output return loss(S$_{22}$) is -l8dB and -13.3dB, respectively. The circuit size is 1.2$\times$O.7$\textrm{mm}^2$.EX>.>.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.61-67
• /
• 2009

본 논문에서는 0.25-$\mu$m 디지털 CMOS공정으로 제작된 UHF대역 RFID를 위한 무선통신용 쿼드러처(Quadrature) 출력이 가능한 Integer-N방식의 PLL 주파수 합성기를 설계 및 제작하여 측정하였다. Integer-N 방식의 주파수 합성기의 주요 블록인 쿼드러처 전압제어 발진기(Voltage Controeld Oscillator, VCO)와 위상 주파수 검출기(Phase Frequency Detector, PFD), 차지 펌프(Charge Pump, CP)를 설계하고 제작하였다. 전압제어발진기는 우수한 위상노이즈 특성과 저전력 특성을 얻기 위해 LC 공진기를 사용하였으며 전압제어 가변 캐패시터는 P-channel MOSFET의 소스와 드레인 다이오드를 이용하여 설계되었으며 쿼드러처 출력을 위해 두 개의 전압제어발진기를 서로 90도 위상차를 가지도록 설계하였다. 주파수 분주기는 프리스케일러(Pre-scaler)와 아날로그 디바이스사의 칩 ADF4111을 사용하였으며 루프 필터는 3차 RC필터로 설계하여 측정하였다. 측정결과 주파수 합성기의 RF 출력 전력은 50옴 부하에서 -13dBm이고, 위상 잡음은 100KHz offset 주파수에서 -91.33dBc/Hz 이었으며, 동작 주파수영역은 최소 930MHz에서 최대 970MHz이고 고착시간은 약 600$\mu$s이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.227-228
• /
• 2006

In this paper, we introduce the design and fabrication of 60 GHz low noise amplifier MMIC for IEEE802.15.3c WPAN system. The 60 GHz LNA was designed using ETRI's $0.12{\mu}m$ PHEMT process. The PHEMT shows a peak transconductance ($G_{m,peak}$) of 500 mS/mm, a threshold voltage of -1.2 V, and a drain saturation current of 49 mA for 2 fingers and $100{\mu}m$ total gate width (2f100) at $V_{ds}$=2 V. The RF characteristics of the PHEMT show a cutoff frequency, $f_T$, of 97 GHz, and a maximum oscillation frequency, $f_{max}$, of 166 GHz. The performances of the fabricated 60 GHz LNA MMIC are operating frequency of $60.5{\sim}62.0\;GHz$, small signal gain ($S_{21}$) of $17.4{\sim}18.1\;dB$, gain flatness of 0.7 dB, an input reflection coefficient ($S_{11}$) of $-14{\sim}-3\;dB$, output reflection coefficient ($S_{22}$) of $-11{\sim}-5\;dB$ and noise figure (NF) of 4.5 dB at 60.75 GHz. The chip size of the amplifier MMIC was $3.8{\times}1.4\;mm^2$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.533-533
• /
• 2007

The stress effect of SiGe p-type metal oxide semiconductors field effect transistors(MOSFETs) has been investigated to compare device properties using Si bulk and partially depleted silicon on insulator(PD SOI). The electrical properties in SiGe PD SOI presented enhancements in subthreshold slope and drain induced barrier lowering in comparison to SiGe bulk. The reliability of gate oxides on bulk Si and PD SOI has been evaluated using constant voltage stressing to investigate their breakdown (~ 8.5 V) characteristics. Gate leakage was monitored as a function of voltage stressing time to understand the breakdown phenomena for both structures. Stress induced leakage currents are obtained from I-V measurements at specified stress intervals. The 1/f noise was observed to follow the typical $1/f^{\gamma}$ (${\gamma}\;=\;1$) in SiGe bulk devices, but the abnormal behavior ${\gamma}\;=\;2$ in SiGe PD SOI. The difference of noise frequency exponent is mainly attributed to traps at silicon oxide interfaces. We will discuss stress induced instability in conjunction with the 1/f noise characteristics in detail.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.38-46
• /
• 1999

본 논문에서는 0.25${\mu}m$ T형 게이트 P-HEMT의 제작 및 특성 평가를 하였고, 제작된 P-HEMT를 X-밴드용 3단 MMIC 저잡음 증폭기 설계에 응용하였다.제작된 P-HEMT의 DC 특성은 최대 외인정 전달 컨덕턴스가 400mS/mm이고, 최대 드레인 전류는 400mA/mm이었다. RF 및 잡음 특성은 전류 이등 차단 주파수($f_T$)가 65GHz이고, 주파수 9GHz에서 최소 잡음 지수는 0.7dB, 관련 이득은 14.8dB이었다. 이때의 바이어스 조건은 Vds가 2V이고, Ids는 60%Idss이었다. 저잡음 증폭기 설계에 있어서, 회로 Topology는 인덕턴스 직렬 궤환(Series Feedback)으로 쇼토 스터브(Short Stub)를 사용하였다. 이때 최적의 쇼트 스터브 길이를 찾기 위해, 직렬 궤환에 의한 잡음 지수와 이득 특성, 그리고 안정성에 대한 영향을 조사하였다. 설계된 회로의 특성은 주파수 8.9-9.5GHz에서 이득이 33dB이상, 잡음 지수가 1.2dB이하, 그리고 입출력 반사 계수가 각각 15dB와 14dB이하로 우수한 성능을 보였다. 따라서 제작된 소자가 고이득 X-밴드용 저잡음 증록기에 매우 적합한 소자임을 확인할 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제25권2호
• /
• pp.85-90
• /
• 2012

In this paper, we compared and analyzed 3D silicon-oxide-nitride-oxide-silicon (SONOS) multi layer flash memory devices fabricated on nitride or oxide layer, respectively. The device fabricated on nitride layer has inferior electrical properties than that fabricated on oxide layer. However, the device on nitride layer has faster program / erase speed (P/E speed) than that on the oxide layer, although having inferior electrical performance. Afterwards, to find out the reason why the device on nitride has faster P/E speed, 1/f noise analysis of both devices is investigated. From gate bias dependance, both devices follow the mobility fluctuation model which results from the lattice scattering and defects in the channel layer. In addition, the device on nitride with better memory characteristics has higher normalized drain current noise power spectral density ($S_{ID}/I^2_D$>), which means that it has more traps and defects in the channel layer. The apparent hooge's noise parameter (${\alpha}_{app}$) to represent the grain boundary trap density and the height of grain boundary potential barrier is considered. The device on nitride has higher ${\alpha}_{app}$ values, which can be explained due to more grain boundary traps. Therefore, the reason why the devices on nitride and oxide have a different P/E speed can be explained due to the trapping/de-trapping of free carriers into more grain boundary trap sites in channel layer.

• 한국전자파학회논문지
• /
• 제21권10호
• /
• pp.1169-1176
• /
• 2010

본 논문에서는 L1/L2 이중-밴드 GPS(Global Positioning System) 수신기용 RF 전단부를 설계하였다. 수신기는 Low IF 구조이며, 인덕터를 사용하지 않는 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)와 이미지 제거를 위하여 다상 여과기(poly-phase filter)를 포함하는 quadrature 하향 변환 주파수 혼합기(quadrature down-conversion mixer) 및 전류 모드 논리(Current Mode Logic: CML) 주파수 분배기로 구성되어 있다. 저잡음 증폭기와 이미지 제거 주파수 혼합기는 높은 이득과 헤드룸 문제를 해결하기 위하여 전류 블리딩 기술을 이용하였으며, 광대역 입력 정합을 구현하기 위하여 공통 드레인 피드백을 이용하였다. $0.18{\mu}m$ CMOS 공정을 이용해 제작된 RF 전단부는 L1 밴드에서 38 dB 그리고 L2 밴드에서 41 dB의 이득을 보이며, IIP3는 L1 밴드에서 -29 dBm, L2 밴드에서는 -33 dBm이다. 입력 정합은 50 MHz에서 3 GHz까지 -10 dB 이하를 만족하며, 잡음 지수(Noise Figure: NF)는 L1 밴드에서는 3.81dB, L2 밴드에서는 3.71 dB를 보인다. 이미지 주파수 제거율은 36.5 dB이다. 설계된 RF 전단부의 칩 사이즈는 $1.2{\times}1.35mm^2$이다.