• 한국컴퓨터정보학회논문지
• /
• 제7권4호
• /
• pp.115-120
• /
• 2002

본 논문은 Field Programmable Gate Array (FPGA)와 디지털 신호처리 소자를 이용한 IS-95 CDMA신호 처리기 FPGA와 고속의 ADC/DAC를 이용한 기저대역과 중간주파수(IF)의 디지털 변환기 그리고 주파수 상·하향 변환기를 구현하였다. IS-95 CDMA 채널 처리기는 짧은 PN 코드 발생기와 왈쉬 코드 발생기로 파일롯 채널의 신호를 발생시킨다. 디지털 IF는 FPGA, 디지털 송·수신 신호처리 소자와 고속의 ADC/DAC로 구성하였다. 주파수 상·하향 변환기는 필터, 믹서, 디지털 감쇠기와 PLL로 구성되어 중간주파수(IF)와 RF 주파수를 변환하였다. 이 구현된 시스템은 IS-95 CDMA 기지국 장비 등에 장착할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권1호
• /
• pp.55-60
• /
• 2010

For battery-powered device applications, which grow rapidly in the electronic market today, low-power becomes one of the most important design issues of CMOS VLSI circuits. A multi-VDD system, which uses more than one power-supply voltage in the same system, is an effective way to reduce the power consumption without degrading operating speed. However, in the multi-VDD system, level converters should be inserted to prevent a large static current flow for the low-to-high conversion. The insertion of the level converters induces the overheads of power consumption, delay, and area. In this paper, we propose a new level converter which can provide the level up/down conversions for the various input and output voltages. Since the proposed level converter uses only one power-supply voltage, it has an advantage of reducing the complexity in physical design. In addition, the proposed level converter provides lower power and higher speed, compared to existing level converters.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.68-73
• /
• 2019

벅 컨버터는 전압 직류 계통(LVDC), 가전 분야 및 전기차 충방전 분야에서 다양하게 적용되고 있는 전력변환장치이며, 일반적으로 벅 컨버터는 부하측에 단락 등 고장 발생시 반도체 스위칭 소자를 개방시켜 벅 컨버터의 운전을 중지시킨다. 그러나 벅 컨버터의 출력단에 인덕터와 캐패시터에 저장된 에너지로 인해 고장 전류가 지속적으로 부하로 전달되는 문제점을 가지고 있다. 본 논문에서는 벅 컨버터의 출력측 저역통과 필터에 일반적인 인덕터 대신 커플드 인덕터(Coupled-inductor)를 사용하여 인덕터에 저장된 전기에너지를 부하단에 공급되지 않도록 소모시키는 구성을 포함하는 벅 컨버터의 새로운 고장전류 고속차단 방식을 제안하며, 제안된 방식은 시뮬레이션을 통해 성능을 검증하였다.

• 전기학회논문지
• /
• 제58권1호
• /
• pp.14-17
• /
• 2009

In this paper, A generator of existing vertical type wind turbine system is connected to bevel gear. But, the generator of proposed wind turbine system is connected to Hydraulic torque converter. In case of the proposed wind turbine system, is possible to make torque transmission long distance, set up generator somewhere in between the tower or the ground as well as, nacelle weight can be greatly down. Lightweight of nacelle exactly wind direction tracking can be easily also, cost down of established frame structure and generator setting, maintenance, easy and improvement of system stability.

• Journal of electromagnetic engineering and science
• /
• 제9권2호
• /
• pp.98-104
• /
• 2009

An InGaP/GaAs MMIC LC VCO designed with Harmonic Noise Frequency Filtering(HNFF) technique is presented. In this VCO, internal inductance is found to lower the phase noise, based on an analytic understanding of phase noise. This VCO directly drives the on-chip double balanced mixer to convert RF carrier to IF frequency through local oscillator. Furthermore, final power performance is improved by output amplifier. This paper presents the design for a 1.721 GHz enhanced LC VCO, high power double balance mixer, and output amplifier that have been designed to optimize low phase noise and high output power. The presented asymmetric inductance tank(AIT) VCO exhibited a phase noise of -133.96 dBc/Hz at 1 MHz offset and a tuning range from 1.46 GHz to 1.721 GHz. In measurement, on-chip down-converter shows a third-order input intercept point(IIP3) of 12.55 dBm, a third-order output intercept point(OIP3) of 21.45 dBm, an RF return loss of -31 dB, and an IF return loss of -26 dB. The RF-IF isolation is -57 dB. Also, a conversion gain is 8.9 dB through output amplifier. The total on-chip down-converter is implanted in 2.56${\times}$1.07 mm$^2$ of chip area.

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.264-271
• /
• 2011

항공기의 계기착륙을 유도하는 시스템인 ILS(Instrument Landing System)는 1947년 ICAO(International Civil Aviation Organization)에서 국제표준으로 채택되어 현재는 상용시스템으로 출시되고 있다. 본 논문에서는 통합형 ILS 디지털 송수신 모듈의 설계방법을 제안하였다. 새롭게 제안한 것은 FPGA를 이용한 디지털 이중 AM 변복조기, 샘플링 클럭 생성을 위한 DDS(Direct Digital Synthesizer), DDC(Digital Down converter) 구조의 복조기, DSP 칩을 이용한 AM 스펙트럼 분석기의 디지털 설계 기법이다. 제안한 설계 방법의 유용성을 모듈 개발 및 실험을 통해 확인한 결과, 성능이 우수한 상용 시스템으로의 활용이 가능함을 확인하였다.

• Journal of Electrical Engineering and Technology
• /
• 제5권3호
• /
• pp.477-483
• /
• 2010

This paper is studied on a novel buck-boost isolated converter for high efficiency and high power factor. The switching devices in the proposed converter are operated by soft switching technique using a new quasi-resonant circuit, and are driven with discontinuous conduction mode (DCM) according to pulse width modulation (PWM). The quasi-resonant circuit makes use of a step up-down inductor and a loss-less snubber capacitor. The proposed converter with DCM also simplifies the requirement of control circuit and reduces a number of control components. The input ac current waveform in the proposed converter becomes a quasi sinusoidal waveform in proportion to the magnitude of input ac voltage under constant switching frequency. As a result, it is obtained by the proposed converter that the switching power losses are low, the efficiency of the converter is high, and the input power factor is nearly unity. The validity of analytical results is confirmed by some simulation results on computer and experimental results.

• 전기학회논문지
• /
• 제64권3호
• /
• pp.433-437
• /
• 2015

We have designed and fabricated a low power and high linearity up down convertor for wireless repeaters using $0.35{\mu}m$ SiGe Bipolar CMOS technology. Repeater is composed of a wideband up/down converting mixer, programmable gain amplifiers (PGA), input buffer, LO buffer, filter driver amplifier and integer-N phase locked loop (PLL). As of the measurement results, OIP3 of the down conversion mixer and up conversion mixer are 32 dBm and 17.8 dBm, respectively. The total dynamic gain range is 31 dB with 1 dB gain step resolution. The adjacent channel leakage ratio (ACLR) is 59.9 dBc. The total power consumption is 240 mA at 3.3 V.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.961-965
• /
• 2006

본 논문에서는 Digital IF(Intermediate Frequency) 기술을 이용한 Up/Down 변환기를 설계하고, 이에 대한 성능을 평가하였다. Digital IF 기술을 사용하는 이유는 passive 소자로 구성되어진 IF주파수 영역은 고정되어진 한 주파수 밖에 사용하지 못하지만, Digital IF로 구성되어지면 보드의 외형적인 변경 없이 다양한 통신 주파수 영역에서 유연성 있게 사용이 가능하게 된다. 이러한 구성은 기존의 아날로그 헤테로다인 방식에 비하여 높은 유연성을 가지며, 우수한 성능향상을 보여준다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.201-204
• /
• 2004

In this paper, a down-converter that can work for L-band RF front-end of DMB receiver is designed. Since DRK-02, a reference for our work, had been designed for a stationary receiver, not for mobile one, the supply voltage is set relatively high of 8.5V. We improve it with 3.3V and save design space and cost by employing only one Mixer and IF_Amp comparing to the reference one in which two Mixers and two IF_Amps are used.