• 한국통신학회논문지
• /
• 제27권4C호
• /
• pp.380-387
• /
• 2002

본 논문에서는 CDMA 단말기에서 요구하는 TIA/EIA/IS-98-D의 최소 요구 성능인 수신기의 수신 감도와 송신기의 ACPR에 영향을 주는 국부발진기의 위상 잡음에 의한 영향을 분석하고 최적화하였다. 수신기와 송신기에 공급되는 국부발진기의 위상 잡음 레벨은 900kHz 오프셋에서 각각 -138.3dBc/Hz와 -1204Bc/Hz 이하를 만족해야 됨을 확인하였으며, 이에 따라 수신기의 하향 변환기에 공급되는 -138.3dB/Hz 이하의 위상 잡음 레벨을 갖는 국부발진기 신호를 송신기의 상향 변환기에 공급하면 수신 감도와 ACPR 성능이 만족된다는 것을 확인할 수 있었다.

• 한국유체기계학회 논문집
• /
• 제18권3호
• /
• pp.5-11
• /
• 2015

Ocean waves have huge amounts of energy, even larger than wind or solar, which can be extracted by some mechanical device. This can be done by creating a system of reacting forces, in which two or more bodies move relative to each other, while at least one body interacts with the waves. This moves the floater up and down. The floaters are connected to an arm structure, which are mounted on a fixed hull structure. Hence, the structure of the floater is very important. A static structural analysis with FSI (Fluid-Structure Interaction) analysis is conducted. To achieve the pressure load for the FSI analysis, the floater is simulated on a wave generator using rigid body motion. The structural analysis is done to examine the stresses on the whole system, and four types of flange and floater are optimized. The result shows that the structure of floater with wood support is the safest.

• 한국산학기술학회논문지
• /
• 제10권5호
• /
• pp.942-946
• /
• 2009

ISP와 JPEG 인코더 사이에는 라스터 스캔 순서의 데이터를 $8{\times}8$ 블록 스캔 순서로 변환하는 스캔 순서 변환기가 위치한다. 최근에 단일 라인 메모리를 사용함으로써, 하드웨어 규모를 감축한 스캔 순서 변환기가 제안되었으나 매 사이클마다 기입과 독출 동작을 수행함에 따라서 전체 전력 예산의 대부분을 SRAM이 소모하는 문제점을 야기했다. 본 논문에서는 SRAM에 대한 억세스 빈도를 술이기 위하여 데이터 packer와 unpacker를 스캔 순서 변환 과정에 삽입함으로써, SRAM에 대한 억세스 빈도를 1/8로 줄이는 구조를 제안한다. 실험결과, 제안한 구조를 적용할 경우 SXGA 해 상도에서의 SRAM 전력소모량을 16% 이하로 줄어든다.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.258-264
• /
• 2011

본 논문은 GSM(Global System for Mobile communications)에서 주로 사용되는 Offset-PLL(Phase Locked Loop) 방식을 사용하여 낮은 위상 잡음과 빠른 위상 고정 시간, 우수한 불요파 특성을 갖는 주파수 합성기를 설계 제작하였다. 제안된 주파수 합성기의 구조는 3번의 주파수 하향 변환을 통해 낮은 위상 잡음 갖도록 하였으며, 높은 주파수 해상도를 갖도록 세 개의 offset 주파수중 최종 offset 주파수를 DDS(Direct Digital Synthesizer)를 이용하여 생성하였다. 또한, 빠른 스위칭 속도를 가질 수 있도록 DAC(Digital to Analog Converter)를 사용하였다. DAC 사용에 따른 위상 잡음 열화를 줄이기 위해 DAC 노이즈 제거를 위한 필터를 설계하여 성능을 개선하였다.

• 한국정보전자통신기술학회논문지
• /
• 제13권5호
• /
• pp.403-411
• /
• 2020

기존에 진성난수 생성기를 위한 베타선 센서 회로의 아날로그 회로와 비교기 회로에 사용되는 파워와 그라운드 라인은 서로 공유하므로 비교기 회로의 디지털 스위칭에 의해 발생되는 파워와 그라운드 라인에서의 전압강하가 CSA를 포함한 아날로그 회로의 출력 신호 전압이 감소하는 원인이었다. 그래서 본 논문에서는 디지털 스위칭 노이즈의 source인 비교기 회로에 사용되는 파워와 그라운드 라인을 아날로그 회로의 파워와 그라운드 라인과 분리하므로 CSA(Charge Sensitive Amplifier) 회로를 포함한 아날로그 회로의 출력신호전압이 감소되는 것을 줄였다. 그리고 VREF(=1.195V) 전압을 VREF_VCOM과 VREF_VTHR 전압으로 변환해주는 전압-전압 변환기 회로는 PMOS current mirror를 통해 IREF를 구동할 때 PMOS current mirror의 드레인 전압이 다른 경우 5.5V의 고전압 VDD에서 channel length modulation effect에 의해 각각의 current mirror를 통해 흐르는 구동 전류가 달라져서 VREF_VCOM과 VREF_VTHR 전압이 감소하는 문제가 있다. 그래서 본 논문에서는 전압-전압 변환기 회로의 PMOS current mirror에 PMOS 다이오드를 추가하므로 5.5V의 고전압에서 VREF_VCOM과 VREF_VTHR의 전압이 down되지 않도록 하였다.

• 한국해안·해양공학회논문집
• /
• 제34권1호
• /
• pp.1-10
• /
• 2022

본 연구에서는 저유속 조건에서도 발전이 가능한 수평 2열 쉬라우드 조류에너지 변환장치를 개발하였다. 쉬라우드 시스템의 형상을 결정하기 위해 3차원 수치모의 실험을 수행하였으며, 1/6 축소모형을 제작하여 수리모형 실험을 수행하였다. 수리모형 실험은 4가지 유속 조건하에서 수행하였으며, 각각의 실험 케이스별로 유속, 토크 및 RPM을 계측하였다. 수치모의 실험 결과, 노즐을 통과한 유속은 실린더에서 약 2~3배 유속이 증폭되는 것을 확인하였으며, 연장비가 2:1일 때, 가장 높은 유속 증폭율을 보였다. 또한 노즐과 실린더의 직경비는 1.5:1일 때 유속이 2.8배 증가하는 것으로 나타났다. 한편 수리모형 실험 결과, TSR이 1.75~2 일 때, 0.32~0.34의 출력 성능을 보이는 것으로 나타났다.

• 한국광학회지
• /
• 제13권1호
• /
• pp.15-20
• /
• 2002

고리형 반도체 광섬유 레이저에서 외부의 별도 펌프광 없이 4광파 혼합에 의해 파장을 가변할 수 있는 시스템을 구현하였다. -8 dBm의 10 GHz 초단펄스를 입력 신호 광원으로 인가하여 반도체 광증폭기의 이득 대역폭내에서 하향 30 nm및 상향 17 nm에 이르는 연속적인 파장변환을 성공시켰다. 구현된 변환기는 광대역 파장변환 뿐만아니라, 고속 변환 및 낮은 포화 신호전력 특성을 보임을 입증하였다.

• 한국자동차공학회논문집
• /
• 제12권3호
• /
• pp.101-108
• /
• 2004

A FEM-based efficient method is developed for the shape optimization of 2-D structures. The combined SLP and Simplex method are coupled with finite element analysis. Selected set of master nodes on the design boundaries are employed as design variables and assigned to move towards their normal directions. The other nodes along the design boundaries are grouped into the master node. By interpolating the repositioned master nodes, the B-spline curves are formed so that the rest mid-nodes efficiently settle down on the B-spline curves. Mesh smoothing scheme is also applied for the nodes on the design boundary to maintain most finite elements in good quality. Finally, a numerical implementation of optimum design of an automobile torque converter piston subjected to pressure and centrifugal loads is presented. The results shows additional weight up to 13% may be saved after the shape optimization.

• 전력전자학회논문지
• /
• 제12권6호
• /
• pp.433-440
• /
• 2007

에너지 절약과 환경 문제가 이슈화되면서 대표적인 전원공급장치인 SMPS의 대기모드 효율이 중요시되고 있다. 특히 많은 SMPS들이 다출력 구조로 설계됨에 따라 대기모드에서 전력손실을 줄이기가 쉽지 않다. 본 논문에서는 SSPR(Secondary Side Post Regulator)을 개발하여 단일 컨버터에서 Cross Regulation과 대기전력을 함께 해결하였다. 그리고, 다중 컨버터의 대기전력 감소를 위하여 전류모드 제어와 Power Sequence 제어기술을 제안한다. 제안된 기술은 이론적 해석과 더불어 120[W], 270[W]급 SMPS에 적용하여 그 타당성 및 우수성을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.1-7
• /
• 2008

본 논문은 0.35$\mu$m CMOS 공정으로 설계된 무선 모바일 시스템의 전력구동을 위한 3.3V 입력 1.8V 출력의 스텝다운 전압모드 DC-DC 변환기를 제안한다. 제안된 커패시터 멀티플라이어 기법은 오차보정중폭기의 보상회로 블록의 크기를 30%까지 줄여서 칩 안에 집적화 하였다. 이를 통하여 회로의 안정성을 향상시키기 위해서 칩 외부에 위치되었던 수동소자들이 없어지게 되었다. 또한 저 전력 버퍼를 이용해서 기존의 DC-DC 변환기보다 효율을 평균 3%정도 향상 시켰다. 제안한 변환기는 측정 결과, 부하전류 200mA에서 1.17%의 미만의 출력전압 리플을 가지며 최대 83.9%의 전력효율을 가진다.