• 센서학회지
• /
• 제30권2호
• /
• pp.82-87
• /
• 2021

In this paper, we propose a high-speed, low-power complementary metal-oxide semiconductor (CMOS) binary image sensor featuring a gate/body-tied (GBT) p-channel metal-oxide-semiconductor field-effect transistor (PMOSFET)-type photodetector based on a double-tail comparator. The GBT photodetector forms a structure in which the floating gate (n+ polysilicon) and body of the PMOSFET are tied, and amplifies the photocurrent generated by incident light. The double-tail comparator compares the output signal of a pixel against a reference voltage and returns a binary signal, and it exhibits improved power consumption and processing speed compared with those of a conventional two-stage comparator. The proposed sensor has the advantages of a high signal processing speed and low power consumption. The proposed CMOS binary image sensor was designed and fabricated using a standard 0.18 ㎛ CMOS process.

• 한국정보통신학회논문지
• /
• 제17권11호
• /
• pp.2621-2626
• /
• 2013

비대칭 이중게이트 MOSFET의 전위분포에 대하여 고찰하였으며 이를 위하여 포아송방정식의 해석학적 해를 구하였다. 대칭 DGMOSFET는 3단자 소자로서 상하단의 게이트단자가 상호 연결되어 있어 상하단 동일한 제어능력을 가지고 있으나 비대칭 DGMOSFET 소자는 4단자 소자로서 상하단 게이트단자의 전류제어능력을 각각 설정할 수 있다는 장점이 있다. 전위분포를 구할 때 포아송방정식을 이용하였으며 도핑분포함수에 가우시안 함수를 적용함으로써 보다 실험값에 근사하게 해석하였다. 비대칭 이중게이트 MOSFET의 게이트 단자전압 및 게이트 산화막 두께 그리고 채널도핑의 변화에 따라 전위분포의 변화를 관찰하였다. 비대칭 DGMOSFET의 전위분포를 관찰한 결과, 게이트단자 전압 및 게이트 산화막 두께 등에 따라 전위분포는 크게 변화하는 것을 알 수 있었다. 특히 게이트 산화막 두께가 증가하는 단자에서 전위분포의 변화가 더욱 크게 나타나고 있었으며 채널도핑이 증가하면 드레인 측보다 소스 측 전위분포가 크게 변화하는 것을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.691-694
• /
• 2013

비대칭 이중게이트 MOSFET의 전위분포에 대하여 고찰하였으며 이를 위하여 포아송방정식의 해석학적 해를 구하였다. 대칭 DGMOSFET는 3단자 소자로서 상하단의 게이트단자가 상호 연결되어 있어 상하단 동일한 제어능력을 가지고 있으나 비대칭 DGMOSFET 소자는 4단자 소자로서 상하단 게이트단자의 전류제어능력을 각각 설정할 수 있다는 장점이 있다. 전위분포를 구할 때 포아송방정식을 이용하였으며 전하분포함수에 가우시안 함수를 적용함으로써 보다 실험값에 근사하게 해석하였다. 비대칭 이중게이트 MOSFET의 게이트 단자전압 및 게이트 산화막 두께 그리고 채널도핑의 변화에 따라 전위분포의 변화를 관찰하였다. 비대칭 DGMOSFET의 전위분포를 관찰한 결과, 게이트단자 전압 및 게이트 산화막 두께 등에 따라 전위분포는 크게 변화하는 것을 알 수 있었다. 특히 게이트 산화막 두께가 증가하는 단자에서 전위분포의 변화가 더욱 크게 나타나고 있었으며 채널도핑이 증가하면 드레인 측보다 소스 측 전위분포가 크게 변화하는 것을 알 수 있었다.

• 대한전기학회논문지
• /
• 제35권7호
• /
• pp.278-284
• /
• 1986

Double-diffused metal oxide power semiconductor field effect transistors are used extensively in recent years in various circuit applications. The temperature variation of the drain current at a fixed bias shows both positive and negative resistance characteristics depending on the gate threshold voltage and gate-to source bias votage. In this paper, the decision method of the gate crossover voltage by the temperature variation and a new method to determine the gate threshold voltage graphecally are presented.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.74-79
• /
• 2018

본 논문에서는 무접합 원통형과 무접합 이중게이트 MOSFET의 중심전위와 문턱전압이하 스윙의 관계를 분석하였다. 해석학적 전위분포를 이용하여 문턱전압이하 스윙을 구하고 중심전위와 문턱전압이하 스윙을 채널크기 변화에 따라 비교 고찰하였다. 결과적으로 중심전위분포의 변화가 직접적으로 문턱전압이하 스윙에 영향을 미치고 있다는 것을 관찰하였다. 채널두께나 산화막 두께가 증가할수록 문턱전압이하 스윙은 증가하였으며 JLDG 구조가 더욱 민감하게 증가하였다. 그러므로 나노구조 MOSFET의 단채널효과를 감소시키기 위하여 JLCSG 구조가 더욱 효과적이라는 것을 알 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권2호
• /
• pp.76-81
• /
• 2007

Threshold voltage ($V_{th}$) modeling of doublegate (DG) MOSFETs was performed, for the first time, by considering barrier lowering in the short channel devices. As the gate length of DG MOSFETs scales down, the overlapped charge-sharing length ($x_h$) in the channel which is related to the barrier lowering becomes very important. A fitting parameter ${\delta}_w$ was introduced semi-empirically with the fin body width and body doping concentration for higher accuracy. The $V_{th}$ model predicted well the $V_{th}$ behavior with fin body thickness, body doping concentration, and gate length. Our compact model makes an accurate $V_{th}$ prediction of DG devices with the gate length up to 20-nm.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.887-890
• /
• 2005

DGMOSFET는 CMOS 스케일링의 확장 및 단채널 효과를 보다 효과적으로 제어할 수 있는 유망란 소자이다. 특히 20nm이하의 도핑되지 않은 Si 채널에서 단채널 효과를 제어하는데 가장 효과적이다. 본 논문에서는 DGMOSFET의 해석학적 전송모델을 제시할 것이다. 단채널 효과를 해석학적으로 분석하기 위해 Subthreshold Swing(SS), 그리고 문턱전압 roll-off(${\Delta}V_{th}$) 등을 이용하였다. 여기서 제시된 모델은 이온방출효과와 source-drain 장벽을 통해 캐리어들의 양자 터널링을 포함하여 해석할 것이다. 여기서 제시된 모델은 gate길이, 채널두께, 게이트 산화막 두께 등을 설계하는데 이용할 것이다.

• 한국정보통신학회논문지
• /
• 제18권5호
• /
• pp.1143-1148
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑분포함수의 변화에 따른 문턱전압이하 스윙의 변화를 분석하였다. 이중게이트 MOSFET의 특성을 결정하는 가장 기본적인 요소는 채널의 크기 즉, 채널길이, 채널두께 등과 채널의 도핑분포함수이다. 도핑분포는 채널도핑 시 사용하는 이온주입법에 의하여 결정되며 일반적으로 가우스분포함수에 준한다고 알려져 있다. 포아송방정식을 이용하여 전하분포를 구하기 위하여 가우스분포함수을 이용하였다. 가우스분포함수는 반드시 상하 대칭이 아니므로 채널길이 및 채널두께, 그리고 비대칭 이중게이트 MOSFET의 상하단 게이트 전압 변화 등에 따라 문턱전압이하 스윙 값은 크게 변화할 것이다. 이에 본 연구에서는 가우스분포함수의 파라미터인 이온주입범위 및 분포편차에 따른 문턱전압이하 스윙의 변화를 관찰하고자 한다. 분석결과, 문턱전압이하 스윙은 도핑분포함수 및 게이트 전압 등에 따라 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.311-311
• /
• 2016

최근 고성능 디스플레이 개발이 요구되면서 기존 비정질 실리콘(a-Si)을 대체할 산화물 반도체에 대한 연구 관심이 급증하고 있다. 여러 종류의 산화물 반도체 중 a-IGZO (amorphous indium-gallium-zinc oxide)가 높은 전계효과 이동도, 저온 공정, 넓은 밴드갭으로 인한 투명성 등의 장점을 가지며 가장 연구가 활발하게 보고되고 있다. 기존에는 SG(단일 게이트) TFT가 주로 제작 되었지만 본 연구에서는 DG(이중 게이트) 구조를 적용하여 고성능의 a-IGZO 기반 박막 트랜지스터(TFT)를 구현하였다. SG mode에서는 하나의 게이트가 채널 전체 영역을 제어하지만, double gate mode에서는 상, 하부 두 개의 게이트가 동시에 채널 영역을 제어하기 때문에 채널층의 형성이 빠르게 이루어지고, 이는 TFT 스위칭 속도를 향상시킨다. 또한, 상호 모듈레이션 효과로 인해 S.S(subthreshold swing)값이 낮아질 뿐만 아니라, 상(TG), 하부 게이트(BG) 절연막의 계면 산란 현상이 줄어들기 때문에 이동도가 향상되고 누설전류 감소 및 안정성이 향상되는 효과를 얻을 수 있다. Dual gate mode로 동작을 시키면, TG(BG)에는 일정한 positive(or negative)전압을 인가하면서 BG(TG)에 전압을 가해주게 된다. 이 때, 소자의 채널층은 depletion(or enhancement) mode로 동작하여 다른 전기적인 특성에는 영향을 미치지 않으면서 문턱 전압을 쉽게 조절 할 수 있는 장점도 있다. 제작된 소자는 p-type bulk silicon 위에 thermal SiO2 산화막이 100 nm 형성된 기판을 사용하였다. 표준 RCA 클리닝을 진행한 후 BG 형성을 위해 150 nm 두께의 ITO를 증착하고, BG 절연막으로 두께의 SiO2를 300 nm 증착하였다. 이 후, 채널층 형성을 위하여 50 nm 두께의 a-IGZO를 증착하였고, 소스/드레인(S/D) 전극은 BG와 동일한 조건으로 ITO 100 nm를 증착하였다. TG 절연막은 BG 절연막과 동일한 조건에서 SiO2를 50 nm 증착하였다. TG는 S/D 증착 조건과 동일한 조건에서, 150 nm 두께로 증착 하였다. 전극 물질과, 절연막 물질은 모두 RF magnetron sputter를 이용하여 증착되었고, 또한 모든 patterning 과정은 표준 photolithography, wet etching, lift-off 공정을 통하여 이루어졌다. 후속 열처리 공정으로 퍼니스에서 질소 가스 분위기, $300^{\circ}C$ 온도에서 30 분 동안 진행하였다. 결과적으로 $9.06cm2/V{\cdot}s$, 255.7 mV/dec, $1.8{\times}106$의 전계효과 이동도, S.S, on-off ratio값을 갖는 SG와 비교하여 double gate mode에서는 $51.3cm2/V{\cdot}s$, 110.7 mV/dec, $3.2{\times}108$의 값을 나타내며 훌륭한 전기적 특성을 보였고, dual gate mode에서는 약 5.22의 coupling ratio를 나타내었다. 따라서 산화물 반도체 a-IGZO TFT의 이중게이트 구조는 우수한 전기적 특성을 나타내며 차세대 디스플레이 시장에서 훌륭한 역할을 할 것으로 기대된다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.793-798
• /
• 2012

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 채널 내 도핑분포 및 채널구조에 따른 문턱전압이하 전류의존성을 분석하고자 한다. 전위분포를 구하기 위하여 포아송방정식을 풀 때 전하분포는 가우스분포함수를 이용할 것이며 이의 타당성은 이미 여러 논문에서 입증하였다. 이중게이트 MOSFET는 게이트전압에 의한 전류제어능력의 증가로 단채널 효과를 감소시킬 수 있어 문턱전압이하 특성을 향상시킬 수 있다. 문턱전압이하 영역에서 전류제어는 고집적회로에서 소비전력의 감소와 관계된 매우 중요한 요소이다. 게이트전압에 따른 문턱전압이하 전류의 변화를 이용하여 문턱전압의 변화를 정량적으로 분석할 것이다. 문턱전압이하 전류는 채널 내 도핑분포 및 채널크기에 의하여 영향을 받는다. 그러므로 본 연구에서는 채널길이 및 채널두께의 변화가 전류흐름에 미치는 영향을 채널도핑농도, 도핑분포함수 등에 따라 분석할 것이다.