• 한국세라믹학회지
• /
• 제44권3호
• /
• pp.147-151
• /
• 2007

An improvement for the efficiency of the $Sr_{2}SiO_{4}:Eu$ yellow phosphor under the $450{\sim}470\;nm$ excitation range have been achieved by adding the co-doping element ($Mg^{2+}\;and\;Ba^{2+}$) in the host. White LEDs were fabricated through an integration of an blue (InGaN) chip (${\lambda}_{cm}=450\;nm$) and a blend of two phosphors ($Mg^{2+},\;Ba^{2+}\;co-doped\;Sr_{2}SiO_{4}:Eu$ yellow phosphor+CaS:Eu red phosphor) in a single package. The InGaN-based two phosphor blends ($Mg^{2+},\;Ba^{2+}\;co-doped\;Sr_{2}SiO_{4}:Eu$ yellow phosphor+CaS:Eu red phosphor) LEDs showed three bands at 450 nm, 550 nm and 640 nm, respectively. The 450 nm emission band was due to a radiative recombination from an InGaN active layer. This 450 nm emission was used as an optical transition of the $Mg^{2+},\;Ba^{2+}\;co-doped\;Sr_{2}SiO_{4}:Eu$ yellow phosphor+CaS:Eu red phosphor. As a consequence of a preparation of white LEDs using the $Mg^{2+},\;Ba^{2+}\;co-doped\;Sr_{2}SiO_{4}:Eu$ yellow phosphor+CaS:Eu red phosphor yellow phosphor and CaS:Eu red phosphor, the highest luminescence efficiency was obtained at the 0.03 mol $Ba^{2+}$ concentration. At this time, the white LEDs showed the CCT (5300 K), CRI (89.9) and luminous efficacy (17.34 lm/W).

• 한국재료학회지
• /
• 제9권5호
• /
• pp.460-466
• /
• 1999

The deep level electron traps in AP-MOCVD GaAs/undoped Al\ulcornerGa\ulcornerAs/n-type GaAs heterostructures have been investigated by means of Deep Level Transient Spectroscopy DLTS). In terms of the experimental procedure, GaAs/undoped Al\ulcornerGa\ulcornerAs/n-type GaAs heterostructures were deposited on 2" undoped semi-insulating GaAs wafers by the AP-MOCVD method at $650^{\circ}C$ with TMGa, AsH3, TMAl, and SiH4 gases. The n-type GaAs conduction layers were doped with Si to the target concentration of about 2$\times$10\ulcornercm\ulcorner. The Al content was targeted to x=0.5 and the thicknesses of Al\ulcornerGa\ulcornerAs layers were targeted from 0 to 40 nm. In order to investigate the electrical characteristics, an array of Schottky diodes was built on the heterostructures by the lift-off process and Al thermal evaporation. Among the key results of this experiment, the deep level electron traps at 0.742~0.777 eV and 0.359~0.680 eV were observed in the heterostructures; however, only a 0.787 eV level was detected in n-type GaAs samples without the Al\ulcornerGa\ulcornerAs overlayer. It may be concluded that the 0.787 eV level is an EL2 level and that the 0.742~0.777 eV levels are related to EL2 and residual oxygen impurities which are usually found in MOCVD GaAs and Al\ulcornerGa\ulcornerAs materials grown at $630~660^{\circ}C$. The 0.359~0.680 eV levels may be due to the defects related with the al-O complex and residual Si impurities which are also usually known to exist in the MOCVD materials. Particularly, as the Si doping concentration in the n-type GaAs layer increased, the electron trap concentrations in the heterostructure materials and the magnitude of the C-V hysteresis in the Schottky diodes also increased, indicating that all are intimately related.ated.

• 한국재료학회지
• /
• 제23권1호
• /
• pp.35-40
• /
• 2013

In this study, the influence on the surface passivation properties of crystalline silicon according to silicon wafer thickness, and the correlation with a-Si:H/c-Si heterojunction solar cell performances were investigated. The wafers passivated by p(n)-doped a-Si:H layers show poor passivation properties because of the doping elements, such as boron(B) and phosphorous(P), which result in a low minority carrier lifetime (MCLT). A decrease in open circuit voltage ($V_{oc}$) was observed when the wafer thickness was thinned from $170{\mu}m$ to $50{\mu}m$. On the other hand, wafers incorporating intrinsic (i) a-Si:H as a passivation layer showed high quality passivation of a-Si:H/c-Si. The implied $V_{oc}$ of the ITO/p a-Si:H/i a-Si:H/n c-Si wafer/i a-Si:H/n a-Si:H/ITO stacked layers was 0.715 V for $50{\mu}m$ c-Si substrate, and 0.704 V for $170{\mu}m$ c-Si. The $V_{oc}$ in the heterojunction solar cells increased with decreases in the substrate thickness. The high quality passivation property on the c-Si led to an increasing of $V_{oc}$ in the thinner wafer. Short circuit current decreased as the substrate became thinner because of the low optical absorption for long wavelength light. In this paper, we show that high quality passivation of c-Si plays a role in heterojunction solar cells and is important in the development of thinner wafer technology.

• 멤브레인
• /
• 제13권3호
• /
• pp.162-173
• /
• 2003

폴리아닐린(polyaniline, PANI)과 도판트인 camphorsulfonic acid(CSA), dodecyl benzene sulfonic acid(DBSA)와 의몰비 변화에 따라 가상 n형 PANI을 제조하였다. FT-IR측정으로부터 도핑유무를 확인하였고, indium thin oxide(ITO)에 코팅하여 제조한 전극에 대해, 순환전압전류법과 교류임피던스법을 이용하여 도판트의 영향을 조사하였다. FT-IR과 순환전압전류법으로부터, 제조된 전극이 양이온의 도핑-탈도핑이 일어나는 가상 n형의 특성을 가짐을 확인하였다. 순환전압전류법에서 산화-환원 피크전류값은 PANI/DBSA에 비하여 PANI/CSA가 약 5 배정도 더 큰 결과를 보였다. 교류임피던스법으로부터, 두 전극 모두 이상적인 Randles의 등가회로와 유사한 거동을 보였다. 전하이동저항은 PANI/CSA에서 $1.14~1.09 k{\Omega}$으로 거의 일정한 값을 보였고, PANI/DBSA는 DBSA 몰 비에 증가에 따라 $27.73{\sim}8.37K{\Omega}$으로 감소하여 나타났다. 이중층용량 또한 PANI/CSA는 $13.47{\sim}14.59 {\mu}F$으로 거의 일정하였으나, PANI/DBSA는 DBSA 몰 비 증가에 따라 $0.49{\sim}l.20 {\mu}F$으로 증가를 보였다. 결과적으로 PANI/CSA의 전기적 특성이 더 좋았으나, 도판트의 몰 비 증가에 따른 특성은 PANI/CSA 전극은 거의 일정하였고, PANI/DBSA 전극은 전기적 활성이 좋아짐을 알 수 있었다.

• 방사선산업학회지
• /
• 제6권1호
• /
• pp.31-40
• /
• 2012

There are two methods to fabricate the readout electronic to a large-area CMOS image sensor (LACIS). One is to design and manufacture the sensor part and signal processing electronics in a single chip and the other is to integrate both parts with bump bonding or wire bonding after manufacturing both parts separately. The latter method has an advantage of the high yield because the optimized and specialized fabrication process can be chosen in designing and manufacturing each part. In this paper, LACIS chip, that is optimized design for the latter method of fabrication, is presented. The LACIS chip consists of a 3-TR pixel photodiode array, row driver (or called as a gate driver) circuit, and bonding pads to the external readout ICs. Among 4 types of the photodiode structure available in a standard CMOS process, $N_{photo}/P_{epi}$ type photodiode showed the highest quantum efficiency in the simulation study, though it requires one additional mask to control the doping concentration of $N_{photo}$ layer. The optimized channel widths and lengths of 3 pixel transistors are also determined by simulation. The select transistor is not significantly affected by channel length and width. But source follower transistor is strongly influenced by length and width. In row driver, to reduce signal time delay by high capacitance at output node, three stage inverter drivers are used. And channel width of the inverter driver increases gradually in each step. The sensor has very long metal wire that is about 170 mm. The repeater consisted of inverters is applied proper amount of pixel rows. It can help to reduce the long metal-line delay.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.193-199
• /
• 2019

본 연구에서는 TCAD 시뮬레이션을 사용하여 산화갈륨 ($Ga_2O_3$) 기반 수직형 쇼트키 장벽 다이오드 고전압 스위칭 소자의 항복전압 특성을 개선하기 위한 가드링 구조를 이온 주입이 필요 없는 간단한 플로팅 금속 구조를 활용하여 제안하였다. 가드링 구조를 도입하여 양극 모서리에 집중되던 전계를 감소시켜 항복전압 성능 개선을 확인하였으며, 이때 금속 가드링의 폭과 간격 및 개수에 따른 항복전압 특성 분석을 전류-전압 특성과 내부 전계 및 포텐셜 분포를 함께 분석하여 최적화를 수행하였다. N형 전자 전송층의 도핑농도가 $5{\times}10^{16}cm^{-3}$이고 두께가 $5{\mu}m$인 구조에 대하여 $1.5{\mu}m$ 폭의 금속 가드링을 $0.2{\mu}m$로 5개 배치하였을 경우 항복전압 2000 V를 얻었으며 이는 가드링 없는 구조에서 얻은 940 V 대비 두 배 이상 향상된 결과이며 온저항 특성의 저하는 없는 것으로 확인되었다. 본 연구에서 활용한 플로팅 금속 가드링 구조는 추가적인 공정단계 없이 소자의 특성을 향상시킬 수 있는 매우 활용도가 높은 기술로 기대된다.

• 전기화학회지
• /
• 제1권1호
• /
• pp.1-7
• /
• 1998

중간온도$(700\~800^{\circ}C)$형 고체산화물 연료전지(solid oxide filet cells)의 양극재료로 이용을 목표로 $Gd_{0.8}Ca_{0.2}Co_{1-x}Fe_xO_3,\;(x=0.0\~0.5)$ 분말을 합성하고 이의 열적 안정성, 전도특성을 조사하였다. 또한 이를 CGO(Cerium-Gadolinium Oxide) 전해질 디스크에 부착하여 양극특성을 조사하였다. 양극재료를 구연산 법에 의하여 $800^{\circ}C$에서 하소하여 분말을 합성하였을 때, Fe의 함량에 상관없이 모두 페롭스카이트 단일상을 얻을 수 있었다. 합성분말의 열적 안정성을 측정하였는데, Fe의 함량이 적을수록 열적 안정성이 열악하여 x=0.0인 시료는 $1300^{\circ}C$에서 분해되었다 그러나 Fe이 치환된 재료의 경우에는 $1400^{\circ}C$까지 분해현상은 없었으나 $1300^{\circ}C$ 근처에서 용응되는 현상이 관찰되어 양극층의 접착온도를 $1300^{\circ}C$ 이하로 설정해야 함을 알았다. $Gd_{0.8}Ca_{0.2}Co_{1-x}Fe_xO_3,\;(x=0.0\~0.5)$로 반쪽전지를 제작하여 $800^{\circ}C$ 공기중에서 전지를 가동하며 양극의 산소환원 반응에 대한 활성을 조사한 결과 조성에 상관없이 $La_{0.9}Sr_{0.1}MnO_3$보다 우수한 활성을 가졌고, $x=0.0\~0.5$인 전극중에서는 x=0.2일 때 가장 좋은 양극특성을 보였다. 이와 같이 x=0.2인 경우에 가장 우수한 활성을 갖는 이유를, Fe의 함량이 많은 경우는 열적 안정성이 우수하나산소환원 반응에 대한 활성은 감소하므로 x=0.2에서 열적 안정성과 활성 사이에 최적의 trade-off가 나타남으로 설명하였다. x=0.2인 시료의 전기 전도도를 직류 4단자법에 의하여 측정하였을 때 $800^{\circ}C$에서 51 S/cm의 값을 나타내었고, 교류 2단자법으로 측정한 이온 전도도는$800^{\circ}C$에서 $6.0\times10^{-4}S/cm$의 값을 나타내었다. 즉 이 물질은 혼합 전도체로서 전극의 전 표면이 반응의 활성점으로 작용할 가능성이 있고, 이로부터 이들이 $La_{0.9}Sr_{0.1}MnO_3$보다 우수한 양극활성을 갖는 이유를 설명할 수 있었다.