• 한국전자파학회논문지
• /
• 제11권2호
• /
• pp.302-312
• /
• 2000

8-VSB(Vestigial Side- Band) 변조 기술을 이용하여 ATSC(Advanced Television Systems Committee) 규격을 만족하늑 디지털 TV 듀너를 개발하였다. 이중(double) 주파수 변환 방식 및 능동 트래킹 여파기를 이용하여 이미지 응답 및 IF(Intermediate Frequency) Beat성분들의 억압, 인접 채널과 다채널 수신 시 상호 간섭배제 성능올 만족한 수 있도록 하였다. 제작된 디지털 TV 튜너는 디지털 성능 평가에 필수적인 넓은 동작 범위, 통과 대역에서의 평탄도 및 낮은 위상 잡음 성능을 만족할 뿐만 아니라 아날로그 및 디지털 TV 수선기에 동시에 이용될 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.951-954
• /
• 2001

본 논문에서는 SDR (Software Defined Radio)시스템을 위한 디지털 IF (Intermediate Frequency)수신기를 구현하였다[1][2]. 구현된 수신기의 하드웨어 구조는 AD변환부, PDC(Programmable Down Converter)부, DSP (Digital Signal Processing)부분으로 이루어졌다. AD변환부는 Analog Devices사의 AD6644를 이용하여 아날로그 신호를14bit의 디지털 신호로 변환된다. PDC부분은 Intersil사의 HSP 50214B를 이용하여 14bit 샘플 된 IF(Intermediate Frequency)입력을 혼합기와 NCO(Numerically Controlled Oscillator)에 의해 기저대역으로 다운 시키는 역할을 한다. PDC는 CIC (Cascaded Integrator Comb)필터, Halfband 필터 그리고 프로그램할 수 있는 FIR필터로 구성되어 있다. 그리고 PDC부분을 제어하고 PDC부분에서 처리할 수 없는 캐리어, 심볼 트래킹을 위해 Texas Instrument사의 16비트의 고정소수점 DSP인 TMS320C5416과 Altera사의 FPGA를 사용하였다. 그러므로 중간주파수 대역과 기저대역 간의 신호변환을 디지털 신호처리를 수행함으로써 일반적인 아날로그 처리방식보다 고도의 유연성과 고성능 동작이 가능하고 시간과 환경 변화에 우수한 동작 특성을 제공한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.104-107
• /
• 2000

We designed and implemented the RFIC(RF front-end IC) for DTV(Digital TV) tuner. The DTV tuner RF front-end consists of low noise IF amplifier fur the amplification of 900 MHz RF signal and down conversion mixer for the RF signal to 44MHz IF conversion. The RFIC is implemented on ETRI 0.8u high resistive (2㎘ -cm) and evaluated by on wafer, packaged chip test. The gain and IIP3 of IF amplifier are 15㏈ and -6.6㏈m respectively. For the down conversion mixer gain and IIP3 are 13㏈ and -6.5㏈m. Operating voltage of the IF amplifier and the down mixer is 5V, current consumption are 13㎃ and 26㎃ respectively.

• 전자공학회논문지D
• /
• 제36D권4호
• /
• pp.8-17
• /
• 1999

본 논문에서는 디지틀 무선 전송장치의 공간 다이버시티 기술에 필수적인 IF 대역의 최대진폭 전력 결합기에 관한 이론적인 분석과 성능개선을 위한 방법을 다룬다. 결합기의 성능저하를 유발하는 위상검출기의 전압오차를 줄이는 방안으로 간단하고 특성이 우수한 위상 검출부의 검출전압에 대한 정규화를 제안하였다. 따라서 간단한 회로구성으로 노치(notch) 깊이 30dB 의 심각한 주파수 선택적 페이딩에 대해서도 결합기의 안정된 동작 및 성능개선을 확보할 수 있었다. 제안된 방법을 검증하기 위해 수치해석 및 64-QAM 변조방식의 디지틀 무선 전송장치와 연동한 signature 시험 결과를 제시 및 분석한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2006년도 추계학술대회 학술발표 논문집 제16권 제2호
• /
• pp.7-10
• /
• 2006

지능형 디지털 재설계 기법의 중요한 가정은 퍼지 IF-THEN 규칙의 발화도가 샘플링 구간에서 샘플링 순간의 값으로 근사화 된다는 점이다. 본 논문은 퍼지 IF-THEN 규칙 발화도의 근사화 가정을 배제한 경우에 대하여 기존의 지능형 디지털 재설계 기법에 의하여 재설계된 디지털 제어기의 안정화 가능성을 조사한다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2004년도 춘계학술발표대회논문집
• /
• pp.293-297
• /
• 2004

Recently, with the spread of digital camera and PC cam, need of tools for display and manipulation of digital images have increased remarkably. These tools are called as digital album. Af now, people want to see picture not alone in home but share with someone else. The purpose of this study is to develop a digital album, which is easy to use, easy to approach and has more function. Therefore people can see picture everywhere he want and management it. If computer is connected In Internet.

• 한국전자거래학회지
• /
• 제5권1호
• /
• pp.135-158
• /
• 2000

In recent years, many retail businesses jumped on the Internet auction bandwagon and paid substantially high fees to learn and develop proper business strategies for this new environment. Unlike what most businesses in the real world presume, this research shows that discriminatory-price ascending-bid auctions in a digital economy might be not very beneficial for the sellers on the Internet, if sellers sell the identical digital products through both a typical posted-price market and an auction. Using an extensive technology infrastructure along with suitable incentives and rules for market agents, we found that a discriminatory-price ascending-bid auction, which is the most popular auction mechanism on the Internet, serves consumers better than it does the sellers or producers in the digital economy. That is, the average prices for digital goods in these auctions are substantially lower than the prices in a posted-price market. This shows that it is not so wise for sellers to jump on the bandwagon of Internet auctions, if there is a market place with posted-price mechanisms which sells comparable items, or if a seller does not have special advantages or strategies in this new market institution. Electronic market mechanisms provide powerful means of understanding and measuring consumer characteristics including willingness-to-pay and other demographics for sellers or producers. Many concern that sellers may extract the entire surplus from the market by using customization on the Internet, thus consumers will be worse off in this digital economy. We found that these sellers who can customize their products and prices fail to capture the whole consumers surplus and cannot exercise a monopoly. One major explanation for this phenomenon is that the competition among the sellers prohibits them from charging prices according to customers demand for each product, where switching from one seller to another is not so difficult for the customers, and reselling products among the buyers are prohibited.

• 융합신호처리학회논문지
• /
• 제19권4호
• /
• pp.153-161
• /
• 2018

본 논문은 GPU를 이용한 소프트웨어(SW) 디지털 필터의 성능개선에 대해 기술한다. 기존에 개발한 SW 디지털 필터는 CPU 기반에서 동작하여 속도가 느린 문제점이 있었는데, EAVN 관측데이터의 디지털 필터링을 위해 GPU를 도입하여 연산속도를 개선하였고, 필터링을 통하여 다른 관측국과의 데이터 처리가 가능하도록 하였다. SW 디지털 필터의 연산속도를 개선하기 위해 Tensor Core가 내장된 NVIDIA Titan V GPU 보드를 사용하였으며, 2Gbps (512 MHz BW, 1-IF)의 95초 관측데이터를 필터링하는데 관측시간의 약 1.1배, 1Gbps (16MHz BW, 16-IF)로 필터링하는데 약 0.78배 처리속도를 각각 달성하였다. 또한 KVN으로 1, 2Gbps 동시관측한 데이터에 대해 2Gbps 데이터를 디지털 필터링하여 기존 1Gbps와 비교한 결과, 교차전력스펙트럼, 위상, SNR 등이 유사한 값을 얻어 본 연구에서 개발한 SW 디지털 필터를 활용한 데이터 처리와 분석을 수행하는데 유효함을 확인하였다. 향후에는 여러 개의 GPU 보드를 사용하기 위한 소스 코드의 분산처리 최적화를 수행할 경우 실시간으로 관측데이터를 필터링할 수 있을 것으로 기대된다.

• Journal of information and communication convergence engineering
• /
• 제9권5호
• /
• pp.615-618
• /
• 2011

Living cells generate the cell cycle or apoptosis, depending on the course will be repeated. If an error occurs during this period of life in order to maintain the cells in the peripheral cells find the error portion. These cellular functions were applied to the system to simulate the circuit. Circuit implementation of the present study was constructed the redundant structure in order to found the error quickly. Self-repairing of digital systems as an advanced form of fault-tolerance has been increasingly receiving attention according as digital systems have been more and more complex and speed-up especially for urgent systems or those working on extreme environments such as deep sea and outer space. Simulating the process of cell differentiation algorithm was confirmed by the FPGA on the counter circuit. If an error occurs on the circuit where the error was quickly locate and repair. In this paper, we propose a novel self-repair architecture for fast and robust fault-recovery that can easily apply to real, complex digital systems. These Self-Repairing Algorithms make it possible for the application digital systems to be alive even though in very noisy and extreme environments.

• 한국전자통신학회논문지
• /
• 제1권1호
• /
• pp.8-19
• /
• 2006

디지털 지상파 및 다중 표준(DVB-C, ISDB-T, DVB-H) 수신에 응용할 수 있는 RF 모듈을 개발하였다. 단일변환 방식을 적용하였고 광대역(45MHz~860MHz) 방송 채널을 세 개(UHF, VHF_HIGH, VHF_LOW)의 대역으로 분할하여 영상신호 응답 및 위상잡음 특성, IF 평탄도와 같은 전기적 특성을 만족시킬 수 있었다. 또한 아날로그 방송과 디지털 방송이 함께 서비스되는 환경에서 아날로그 신호 및 디지털 신호의 인접채널 간섭 및 동일채널 간섭 특성과 같은 디지털 수신 성능 규격을 만족하도록 하였다.