• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.411-417
• /
• 2012

A Coarse-Fine Time-to-Digital Converter (TDC) using the single time amplifier is proposed. A vernier delay line is used to overcome process dependency and the 2-stage time amplifier is designed to have high resolution by increasing the gain of the time amplifier. Single time amplifier architecture reduces the silicon area of the TDC and alleviates mismatch effect between time amplifiers. The proposed TDC is implemented in $0.18{\mu}m$ CMOS process with the supply voltage of 1.8 V. The measured results show that the resolution of the TDC is 0.73 ps with 10-bit digital output, although highend process is not applied. The single time amplifier architecture reduces 13% of chip area compared to previous work. By reducing the supply voltage, the linearity of the TDC is enhanced and the resolution is decreased to 1.45 ps.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.605-607
• /
• 2004

A class D digital audio amplifier with small size, low cost, and high quality is positively necessary in the multimedia era made of home theater system and the digital audio broadcasting (DAB). It is impossible to analyze the stability of the digital audio amplifier, which is based on the PWM signal processing. To solve this problem, the digital audio amplifier is analyzed using variable structure control theory which is one of nonlinear system theories. Moreover, the magnitude and the frequency of ripple signal, which generated by hysteresis in the comparator, is obtained using describing function which is useful to represent the input-output relation of nonlinear system.

• 제어로봇시스템학회논문지
• /
• 제13권4호
• /
• pp.385-391
• /
• 2007

A class D digital audio amplifier with small size, low cost, and high quality is positively necessary in the multimedia era. Since the digital audio amplifier is based on the PWM signal processing, it is improper to analyze the principle of signal generation using linear system theories. In this paper, a class D digital audio amplifier based ADSM (Advanced Delta-Sigma Modulation) is considered. We first model the digital audio amplifier and then explain the operation principle using variable structure control algorithm. Moreover, the ripple signal generated by the hysteresis in the comparator has a significant effect on the system performance. Thus, we present a method to find the magnitude and the frequency of the ripple signal using describing function. Finally, simulations and experiments are provided to show the validity of the proposed methods.

• 전자공학회논문지A
• /
• 제31A권12호
• /
• pp.9-15
• /
• 1994

In this paper, the linearized power amplifier using digital adaptive predistorter is implemented in order to restrict spectral spreading and adjacent channel interference. The linearized systems is composed of a DSP56001 processor that executes predistortion in baseband. 90.deg. phase shifter, power splitter/combiner, quadrature modulator/demodulator of 360MHz band, and nonlinear amplifier. A ${\pi}$/4-shift QPSK is used to modulate digital random signals. As the quantized power of baseband signal and the output of amplifier are fed to the predistorter, and predistorting values are calculated using an adaptive algorithm. In the experiment, a peak to sidelobe ratio of the linearized amplifier is improved up to 15dB in comparison with conventional nonlinear amplifier, which means that the distortion of transmitted signal is decreased and adjacent channel interference was reduced.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.110-113
• /
• 1998

An analysis of the relationship between a linear amplifier chain and an analog-to-digital converter(ADC) in a digital microwave widevand receiver, with respect to sensitivity and dynamic range issues, is presented. The effects of gain, third-order intermodulation products and ADC characteristics on the performance of the receiver are illustrated and design criteria for the linear amplifier chain given a specified ADC are developed. A computer program is used to calculate theretical receiver performance based on gain and third-order intermodulation product selections. Simulated results are also presented and compared with theoretical values.

• 한국정보통신학회논문지
• /
• 제18권8호
• /
• pp.1847-1853
• /
• 2014

이동통신 시스템의 OFDMA 방식은 신호에 대한 PAPR(Peak to Average Power Ratio) 값의 증가를 가져왔다. 이동통신 시스템 전력 소모의 대부분을 차지하는 전력 증폭기에 대한 효율 개선은 매우 중요한 핵심 기술이다. 전력 증폭기의 선형 특성 개선을 위해 디지털전치왜곡 기술을 사용하였으며, 전력 증폭기의 효율 개선을 위해 비대칭 도허티(Asymmetric Doherty) 방식을 사용하였다. 본 논문에서는 기존 비대칭 도허티 구조와 다른 새로운 구조의 비대칭 도허티 구조를 제안하였다. 제안하는 새로운 구조의 비대칭 도허티 방식에서는 전력 증폭기 구동단을 주경로와 첨두경로로 분리하였으며, 위상 변환기를 이용하여 도허티 증폭기의 전력 결합 특성을 개선하였다. 또한 구동단 첨두 증폭기 gate bais에 대한 포락선 추적 기술을 적용하여 효율을 개선하였다.

• ETRI Journal
• /
• 제35권5호
• /
• pp.819-826
• /
• 2013

A class-D audio amplifier for a digital hearing aid is described. The class-D amplifier operates with a pulse-code modulated (PCM) digital input and consists of an interpolation filter, a digital sigma-delta modulator (SDM), and an analog SDM, along with an H-bridge power switch. The noise of the power switch is suppressed by feeding it back to the input of the analog SDM. The interpolation filter removes the unwanted image tones of the PCM input, improving the linearity and power efficiency. The class-D amplifier is implemented in a 0.13-${\mu}m$ CMOS process. The maximum output power delivered to the receiver (speaker) is 1.19 mW. The measured total harmonic distortion plus noise is 0.015%, and the dynamic range is 86.0 dB. The class-D amplifier consumes 304 ${\mu}W$ from a 1.2-V power supply.

• 한국정보통신학회논문지
• /
• 제10권11호
• /
• pp.1934-1939
• /
• 2006

현재의 디지털 통신 시스템은 매우 다양한 디지털 변조 방식을 채택하고 있다. 이러한 통신 시스템에서는 인접 채널에 대한 간섭을 최대한 줄이기 위해서 필연적으로 선형 전력증폭기를 요하며 동시에 높은 효율의 전력증폭기가 요구된다. 본 논문에서는 선형성 및 효율이 동시에 개선되는 방식의 Doherty전력 증폭기를 시뮬레이션 최적화 기법을 통해 설계하고 동시에 시뮬레이션을 통해 설계한 평형 전력 증폭기의 결과와 비교하여 효율이 20% 선형성이 10dB 개선됨을 보였다.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.485-491
• /
• 2003

본 논문에서는 디지털 위성방송 지상 리피터에 적용하고자 고 이득 저 잡음특성을 갖는 소형 채널증폭기를 설계하였다. 채널증폭기를 설계함에 있어서 각각의 증폭 단에서의 잡음지수와 이득 및 안정도를 서로 절충하여 최적화 시켰다. 채널증폭기는 첫째 단에서 저 잡음특성을 나타내도록 임피던스를 정합시켰으며 둘째 단 이상에서는 균일한 이득과 고 안정 동작상태를 유지하고 최종 출력 단에서 고 이득특성을 나타내었다. 설계된 6단의 고 이득 저잡음특성을 나타내는 채널증폭기에 대하여 디지털 위성방송 지상주파수 11.7GHz∼12.7GHz의 대역에서 실험한 결과 68dB의 증폭이득과 2.4dB의 잡음지수를 나타내었으며 63dB의 동작범위를 나타내어 위성방송 지상리피터용 채널증폭기에 적용할 수 있음을 확인하였다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.149-156
• /
• 2012

디지털 입력 D급 증폭기는 보청기에서 사용되고 있으며 D급 증폭기는 디지털 회로와 아날로그 회로로 구성되어진다. 아날로그 회로는 가청 주파수 대역에서 잡음을 억제하고 디지털 입력을 아날로그 신호로 변환한다. 본 논문에서 제안한 인터폴레이티드 디지털 델타-시그마 변조기는 디지털 신호 처리기의 출력 신호를 D/A 변조기 입력에 적합하도록 데이터를 변조시킨다. 디지털 필터는 16-bit, 25-kbps 펄스 코드 변조 신호를 16-bit, 50-kbps 신호로 보간 작업을 한다. 이 보간 필터 출력은 3차 디지털 델타-시그마 변조기를 통하여 노이즈 쉐이핑(noise shaping) 처리된다. 최종적으로, 1.5-bit, 3.2-Mbps 신호가 D/A 변조기 입력으로 인가된다.