• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.26-35
• /
• 2005

일반적으로 디지털 시스템에서 시스템의 제어부 설계를 위해 FSM이 많이 사용된다. FSM은 제어흐름(Control Flow)으로부터 생성된 상태 다이어그램에 기반하여 구현된다. 설계자는 상태 다이어그램을 이용하여, HDL로 FSM을 설계하고 검증한다. FSM의 상태의 수가 증가할수록, FSM을 검증하거나 변경하는 작업은 매우 복잡해지고 오류가 많이 발생하며 많은 시간을 필요로 한다. 따라서 본 논문에서는 레지스터 전송 수준에서 제어흐름중심으로 하드웨어를 기술하는 언어인 Cycle-C를 제안한다. Cycle-C는 제어 흐름에 시간 정보를 더하여 FSM을 기술한다. Cycle-C로 표현된 FSM은 합성 가능한 VHDL 코드로 자동으로 변환된다. 실험에서는, 인터페이스 회로들에 대한 FSM을 비교 예제로 삼았다. Cycle-C를 이용한 설계와 설계자가 직접 RTL VHDL로 설계한 것은 비슷한 면적을 보였다. Cycle-C를 이용하면 설계자가 직접 기술한 RTL VHDL 행수의 약 10～50%만으로 동일한 동작에 대한 기술을 할 수 있었다.

• 한국진공학회지
• /
• 제8권1호
• /
• pp.75-82
• /
• 1999

내부 삽입형 유도결합 플라즈마를 이온화원으로 하는 I-PVD장치를 이용하여 박막을 형성하는데 중요한 요소의 하나가 이온의 입사에너지이며, 이는 플라즈마 전위와 기판 전위의 차이에 의해서 결정된다. 이를 감소시킬 목적으로 안테나 여기 주파수를 4MHz의 중간주파수에서, 안테나의 정합 회로를 변형형, 부동형의 2가지로 변화시키고, 부동형에서는 바이어스 저항의 값을 가변시켰다. 그 결과 Ar 플라즈마에서 4MHz RF 전력 600 W에서 5 mTorr에서 30 mTorr의 넓은 압력 범위에서 5V 미만의 낮은 평균 플라즈마 전위와 60V의 안테나 전압을 얻었다. 또한 출력측에 설치한 RLC회로의 조절을 통해서 RF전력 500 W에서 RF 입력 및 출력단의 Rf 안테나 유기 전압을 50V의 아주 낮은 값으로 유지시킬 수 있었다. 이때의 안테나 및 플라즈마의 총 임피던스는 약 10$\Omega$이었으며, 리액턴스를 0.05$\Omega$수준으로 유지하였을 때 가장 낮은 전압을 얻었다.

• 한국광학회지
• /
• 제16권3호
• /
• pp.266-274
• /
• 2005

본 논문에서는 2차원 광결정 공진기의 결합을 통해 WDM시스템에 적합한 특성을 가지는 공진 필터를 설계하였다. 공진기간의 결합에 있어서 고려해야 할 요소를 시영역에서의 모드 결합이론(coupling modes in time)을 적용하여 이론적으로 분석하였으며, 전자회로 등가화를 이용하여 쉽게 그 요소를 결정할 수 있음을 보였다. 공진기 결합에 있어서 공진기 간의 간격에 따른 위상천이에 대해서 외부감쇄에 의한 Q-factor를 조정함으로써 보상할 수 있음을 확인하였고, 2차원 광결정 점결함 공진기를 이용하여 500GHz의 대역폭을 가지며 통과대역에서 0.5 dB 리플을 가지는 3차 Chebyshev 대역 통과 필터를 설계하였다.

• 한국인터넷방송통신학회논문지
• /
• 제20권5호
• /
• pp.63-70
• /
• 2020

본 논문에서는 35 GHz 대역의 군 탐색기용 송수신 모듈을 설계 및 제작하였다. 밀리미터파 대역의 기판 성능과 집적도를 높이기 위해, 4층 액정 폴리머 기판을 개발하였다. 4층 액정 폴리머 기판은 3장의 FCCL 기판과 2장의 접착층으로 구현되었으며, 적층을 위해 기판간의 녹는 점 차이를 이용한 공정을 이용하였다. 스트립선로와 마이크로스트립 선로를 이용하여 기판의 길이에 따른 전송손실을 확인하였고, 35 GHz 대역의 전력분배기를 통해 액정폴리머 기판의 성능을 검증하였다. 이러한 기판을 이용하여 전력증폭기와 저잡음증폭기와 같은 송수신모듈을 구성하는 개별 블록에 대한 성능을 확인한 후, 단일 채널 Ka대역 송수신모듈을 4층 액정 폴리머 기판을 이용하여 개발하였다. 제작한 송수신모듈의 송신출력은 펄스 Duty 10%에서 1.1W 이상, 수신 잡음지수는 8.5 dB 이하, 수신 이득은 17.6 dB 이상의 수신 특성을 갖는다.

• 전자공학회논문지SC
• /
• 제37권3호
• /
• pp.44-54
• /
• 2000

본 논문에서는 표준 메모리 공정에 구현 가능한 주파수 적응성을 갖는 부지연 회로의 설계기법에 대해 제안한다. 제안하는 설계기법은 기본적으로 아날로그 SMD (synchronous mirror delay) 형태의 부지연 회로로서 입력클록의 주기와 구현하고자 하는 부의 지연 시간의 차이에 해당하는 시간을 아날로그 회로의 개념으로 측정하고 다음 번 주기에서 반복한다. 출력클록의 발생과 관련되는 부수적인 지연을 측정단의 앞 단인 지연모델 단에서 상쇄하는 기존의 SMB 기법과는 달리, 반복단에서 상쇄하는 새로운 기법을 통하여 넓은 부지연 범위를 구현하여 특히 고속동작에서의 부지연 특성을 원할하게 한다. 또한 넓은 범위의 주파수 동작범위를 구현하기 위해 해당하는 주파수 범위에서 아날로그 회로가 최적의 동작 조건을 갖추도록 하기 위한 새로운 주파수 감지기 및 최적조건 설정기법을 제안한다. 제안된 회로의 응용으로서 초고속 DRAM인 DDR SDRAM에 적용하는 예를 보였으며, 0.6㎛ n-well double-poly double-metal CMOS 공정을 사용하여 모의실험 함으로써 그 유용성을 입증한다.

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.70-78
• /
• 2000

새로운 램프-적분을 이용한 용량차-시간차 변환기를 제안했다. 제안된 회로는 상하대칭으로 두개의 전류 미러, 두 개의 슈미트 트리거, 그리고 제어 논리-회로로 구성된다. 전체 회로를 개별 소자들로 꾸며, 실험한 결과, 제안된 변환기의 센서 커패시터가 295㎊에서 375㎊까지의 커패시턴스 변화에서 1%보다 작은 시간간격(펄스 폭)의 선형 오차를 가진다는 것을 알았다. 제안된 변환기가 335㎊의 센서 커패시턴스를 가질 때, 측정된 용량차와 시간차는 각각 40㎊와 0.2ms이었다. 이 시간차를 빠르고 안정된 클럭으로 카운트함으로써 고 분해능을 제공한다는 것을 알았다. 새로운 램프-적분을 이용한 용량차-시간차변환기를 사용하여 디지털 습도 조절기를 설계하고 실험하였다. 제안된 회로는 전원 전압이나 온도 변화에도 불구하고 용량차에는 거의 영향을 받지 않는다. 또한, 제한된 회로는 적은 수의 MOS 소자로 실현되므로, 작은 칩 면적 위에 집적화 할 수 있는 특징을 갖는다. 따라서 이 회로는 온-칩(on-chip) 인터페이스 회로로 적합하다.

• 한국전자파학회논문지
• /
• 제17권4호
• /
• pp.380-386
• /
• 2006

CPW(Co-Planer Waveguide) 전송선을 이용하여 자동차 연료 게이지 시스템인 전자식 연료 센더를 개발 제작하였다. 전송선 주위의 물질에 따라 전송선의 특성 임피던스가 변화되는 특성을 이용하였다. 자동차 연료통 속의 휘발유 혹은 경유의 높이에 따라 전송선의 특성 임피던스가 변화하면 반사량이 달라지므로 반사된 전압을 증폭함으로써 기존의 기계식 장치를 대체하는 시스템을 제작하였다. 브이(buoy)에 의한 부력과 연동된 저항 변화를 이용한 기존의 floating 방식이 갖는 기계식 작동 고장을 없애고, 유량 높이 오차를 줄이도록 하였다. 두께 1.6 mm의 Epoxy 기판에 CPW 전송 선로 및 제반 전자 장치를 구성하여 실측한 결과 기존 시스템에 비해 높이 오차가 적고 선형성이 우수한 특성을 보였다. 이 시스템은 PCB상 SMT로 제작되어 저가이면서도 양산성이 좋고 수명이 반영구적이어서 기존 시스템과의 경쟁력에서 우위를 보일 것으로 예상된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.420-423
• /
• 2015

이진가중치 전하재분배 DAC는 커패시터를 기반으로 구동하고 커패시터 값에 따라서 데이터 변환을 시킨다. 전하재분배 DAC의 성능을 결정하는 가장 중요한 요소는 정확한 커패시터와 트랜지스터 소자들의 크기와 특성의 보장이다. 그러나 고해상도의 DAC에서는 회로의 레이아웃 설계시의 mismatch와 칩의 공정변화에 의해 다양한 기생소자 성분 발생과 소자특성의 변화를 피하기는 매우 어렵다. 이러한 소자 mismatch는 DAC 각 비트의 해당 아날로그 값에 비선형 오차를 발생시켜 SNDR 성능저하를 가져오게 된다. 본 논문에서는 커패시터 mismatch에 의한 DAC의 데이터 오차를 감지하고 이를 보상하는 방법을 제안한다. 제안된 방법은 2개의 동일한 DAC를 사용한다. 2개의 DAC는 고정된 차이를 가진 2개의 디지털 입력을 사용함으로써 각각 데이터가 변환된다. 비교기는 허용되는 차이 보다 큰 비선형 오차를 찾을 수 있다. 우리가 제안하는 보정 방법은 비교기가 오차를 제거 할 때 까지 DAC의 커패시터 사이즈를 바꾸면서 미세한 조정을 할 수 있다. 시뮬레이션은 12bit 이진가중치 전하재분배 디지털-아날로그 변환기의 커패시터 mismatch 보정과 비선형 오차를 효과적으로 감지하는 방법을 나타낸다.

• 한국통신학회논문지
• /
• 제27권10A호
• /
• pp.969-979
• /
• 2002

본 논문에서는 디지털 무선통신에서 데이터 판정 오류의 원인이 되는 송수신 신호의 신호세력 차이에 의한 간섭(Interference)을 최소화시키는 새로운 방법을 제안하였다. 이 방법은 송수신 신호간의 위상차와 신호세력의 차이로 인하여 발생되는 간섭을 억제하기 위해서, 검출된 수신 신호의 위상에 따라 송신신호의 위상을 보상함으로써 송수신 신호가 항상 직교를 유지하도록 하는 방법이다. 수신신호의 위상잡음과 위상지연을 검출하기 위하여 기준 신호원으로 사용도는 VCO는 MOS회로로 구현하였고, 위상지연이 있는 신호를 얻기 위하여 화이트가우시안 노이즈(AWGN)를 통과시킨 신호를 사용하였다. 화이트가우시안 노이즈를 통과한 신호를 송신기의 변조기에서 위상지연과 위상잡음을 보상하였으며, 보상된 신호는 준직접변환 수신기와 QPSK 복조방식을 사용하영 데이터를 복원하였다. 변조기에서 보상된 송신 신호는 항상 수신 신호와 직교가 유지되므로 송수신기간의 간섭을 억제 할 수 있었으며, 또한 데이터의 판정오류 확률을 비교하였고, 모의 실험을 통하여 효용성을 입증하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권2호
• /
• pp.95-103
• /
• 2011

This paper proposes a 6b 1.2 GS/s 47.8 mW 0.17 $mm^2$ 65 nm CMOS ADC for high-rate wireless personal area network systems. The proposed ADC employs a source follower-free flash architecture with a wide input range of 1.0 $V_{p-p}$ at a 1.2 V supply voltage to minimize power consumption and high comparator offset effects in a nanometer CMOS technology. The track-and-hold circuits without source followers, the differential difference amplifiers with active loads in pre-amps, and the output averaging layout scheme properly handle a wide-range input signal with low distortion. The interpolation scheme halves the required number of pre-amps while three-stage cascaded latches implement a skew-free GS/s operation. The two-step bubble correction logic removes a maximum of three consecutive bubble code errors. The prototype ADC in a 65 nm CMOS demonstrates a measured DNL and INL within 0.77 LSB and 0.98 LSB, respectively. The ADC shows a maximum SNDR of 33.2 dB and a maximum SFDR of 44.7 dB at 1.2 GS/s. The ADC with an active die area of 0.17 $mm^2$ consumes 47.8 mW at 1.2 V and 1.2 GS/s.