• ETRI Journal
• /
• 제26권6호
• /
• pp.615-621
• /
• 2004

Next generation mobile communication system, such as IMT-2000, adopts Turbo codes due to their powerful error correction capability. This paper presents a block-wise maximum a posteriori (MAP) Turbo decoding structure with a low memory requirement. During this research, it has been observed that the training size and block size determine the amount of required memory and bit-error rate (BER) performance of the block-wise MAP decoder, and that comparable BER performance can be obtained with much shorter blocks when the training size is sufficient. Based on this observation, a new decoding structure is proposed and presented in this paper. The proposed block-wise decoder employs a decoding scheme for reducing the memory requirement by setting the training size to be N times the block size. The memory requirement for storing the branch and state metrics can be reduced 30% to 45%, and synthesis results show that the overall memory area can be reduced by 5.27% to 7.29%, when compared to previous MAP decoders. The decoder throughput can be maintained in the proposed scheme without degrading the BER performance.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제4권2호
• /
• pp.369-378
• /
• 2014

The Reed-Muller code is one of the efficient algorithms for multiple bit error correction, however, its high-computation requirement inherent in the decoding process prohibits its use in practical applications. To solve this problem, this paper proposes a graphics processing unit (GPU)-based parallel error control approach using Reed-Muller R(r, m) coding for real-time wireless communication systems. GPU offers a high-throughput parallel computing platform that can achieve the desired high-performance decoding by exploiting massive parallelism inherent in the algorithm. In addition, we compare the performance of the GPU-based approach with the equivalent sequential approach that runs on the traditional CPU. The experimental results indicate that the proposed GPU-based approach exceedingly outperforms the sequential approach in terms of execution time, yielding over 70× speedup.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.39-49
• /
• 2011

터보 코드는 반복 복호를 하기 때문에 긴 복호시간을 필요로 한다. 고속 통신을 하기 위해서는 복호 시간을 줄여야 하며 이는 병렬 처리를 통해 해결할 수 있다. 하지만 병렬 처리 시 메모리 경합이 발생할 수 있는데 이는 복호기의 성능을 저하시킨다. 이러한 메모리 정합을 피하기 위해 2006년 QPP 인터리버가 제안되었다. 본 논문에서는 QPP 인터리버에 적합하며 비교적 적은 지연 시간을 갖고 회로의 크기도 줄인 MDF 기법을 제안한다. 그리고 MDF 기법을 사용한 MAP 복호 모듈의 설계를 보인다. 구현한 복호기는 Xilinx 사의 FPGA에 타켓팅하였으며 최대 80Mbps의 처리율을 보인다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2009년도 정보통신설비 학술대회
• /
• pp.314-319
• /
• 2009

In this paper, the network performance of a turbo coded optical code division multiple access (COMA) system with cross-layer, which is between physical and network layers, concept is analyzed and simulated We consider physical and MAC layers in a cross-layer concept. An intensity-modulated/direct-detection (IM/DD) optical system employing pulse position modulation (PPM) is considered In order to increase the system performance, turbo codes composed of parallel concatenated convolutional codes (PCCCs) is utilized. The network performance is evaluated in terms of bit error probability (BEP). From the simulation results, it is demonstrated that turbo coding offers considerable coding gain with reasonable encoding and decoding complexity. Also, it is confirmed that the performance of such an optical COMA network can be substantially improved by increasing the interleaver length and the number of iterations in the decoding process. The results of this paper can be applied to implement the indoor optical wireless LANs.

• 정보처리학회논문지A
• /
• 제17A권6호
• /
• pp.275-280
• /
• 2010

본 논문에서는 Cell BE 프로세서를 사용한 효율적인 병렬 블록 암호화 알고리즘을 제시한다. 제안하는 알고리즘은, 이종 프로세서인 Cell BE의 특성을 효율적으로 활용하기 위하여 PPE와 SPE에 서로 다른 부호화/복호화 방식을 적용하여 그 성능을 개선하였다. 본 논문에 제시된 구현 방식을 바탕으로 검증된 결과에 따르면, 제안하는 알고리즘은 고성능 네트워크 시스템을 지원할 수 있는 2.59Gbps의 성능을 보여준다. 이는, 다른 다중 코어 프로세서의 병렬 구현 방식과 비교할 때, 1.34배 증가된 성능의 부호화/복호화 속도를 제공한다.

• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.6-14
• /
• 2007

본 논문에서는 V-BLAST (Vertical-Bell-lab Layered Space Time) 복호 알고리즘의 ordering과 slicing 과정에 MAP(Maximum A Posteriori) 디코더의 외부 정보 (extrinsic information)를 이용한 최적의 터보 부호화된 (Optimal Turbo Coded) V-BLAST 적응 변조 시스템을 제안 후 성능을 관찰한다. 외부정보는 ordering과 slicing에 사전 확률 (a priori probability) 로서 사용되며 시스템 복호 과정은 주 반복 (Main Iteration) 및 부 반복 (Sub Iteration) 과정으로 이루어진다. 채널 상태에 따라 변조 방식을 달리하는 적응 변조 시스템을 기존의 터보 부호화 (Turbo Coding) 된 V-BLAST 시스템과 최적의 터보 부호화된 V-BLAST 시스템에 각각 적용하고 전송률 (throughput) 을 비교하여 제안된 시스템을 적용할 경우 어느 정도의 성능 개선이 있는가를 살펴본다. 또한, 제안된 시스템에 선택적 전송 다이버시티 (STD : Selection Transmit Diversity) 기법을 적용한 후 성능의 향상을 관찰한다. 모의 실험결과, 적응 변조 시스템에서 최적의 터보 부호화된 V-BLAST 기법을 적용한 경우가 기존의 터보 부호화된 V-BLAST 기법을 적용한 경우에 비하여 11 dB의 SNR (Signal to Noise Ratio) 영역에서 최대 약 350 kbps의 전송률 향상이 나타났다. 특히, 제안된 시스템에 선택적 전송 다이버시티가 적용된 경우에는 송수신 안테나가 각각 2개인 기존의 터보 부호화된 V-BLAST 기법을 적용한 시스템의 경우에 비하여 같은 SNR 영역에서 최대 약 1.77 Mbps의 전송률이 개선됨을 보였다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.104-110
• /
• 2008

본 논문에서는 새로운 2레벨 탐색 스피어 디코딩 알고리즘과 그 하드웨어 구조를 제안한다. 제안된 알고리즘은 심볼검출 시에 성능향상에 영향을 줄 수 있는 유용한 후보군이 이전 단계에서 버려지는 것을 피하기 위해서, 2 레벨 트리탐색을 동시에 수행한다. 시뮬레이션 결과, 제안된 알고리즘이 BER 측면에서 기존의 알고리즘보다 성능이 우수함을 확인할 수 있었다. 제안된 하드웨어 구조는 낮은 복잡도와 고정된 throughput을 갖는 구조로써 BPSK, QPSK, 16-QAM, 64-QAM의 변조방식을 지원한다. 하드웨어 측면에서 큰 복잡도를 갖는 정렬 블럭은 다른 블럭과 하드웨어를 공유함으로써 면적을 감소시켰고, 제안된 하드웨어 구조는 기존의 구조들과 비교했을 때 면적이 감소되고 성능이 향상됨을 확인하였다.

• 한국항해항만학회지
• /
• 제38권3호
• /
• pp.211-216
• /
• 2014

본 논문에서는 위성을 이용한 선박등의 이동중인 물체에 대해 광대역 서비스를 제공하기 위해 고전송율 전송 기법에 대해 연구하였다. 현재 위성 방송의 표준안은 DVB-S3에 근거를 두고 있으며, 항해 통신 등의 무선 장치를 이용하여 위성을 이용한 통신 서비스를 하기 위해서는 DVB-S3의 표준안에 근거를 두고 있다. 따라서 본 논문에서는 DVB-S3에서 제시되고 있는 반복 부호 알고리즘인 LDPC부호에 대해 8-PSK 변조 방식을 적용하고 전송률을 증가시키기 위해 FTN기법을 적용한 뒤, FTN으로 인해 열화된 성능을 반복 복호 기법을 통하여 성능을 향상시키는 방법에 대해 제시한다. 반복 복호 기법은 복호기의 출력값을 경판정하여 수신신호에 대한 새로운 LLR값을 다시 계산한뒤 반복 복호를 함으로써 성능을 향상시키는 방식이다. 본 논문에서는 FTN기법과 8-PSK, 1+7PSK 변조방식이 적용된 DVB-S2 시스템에 BICM-ID기법을 적용하여 가우시안 채널에서 성능 향상을 확인 하였다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.78-89
• /
• 2013

본 논문은 전 병렬구조를 기반으로 고속으로 동작하며 다중 모드를 지원하는 quasi-cyclic (QC) low-density parity-check(LDPC) 복호기를 제안한다. 제안하는 QC-LDPC 복호기는 고속 throughput을 지원하기 위하여 전 병렬구조를 기반으로 설계되었다. 전 병렬구조를 사용함에 따라 발생하는 인터커넥션의 복잡도 문제는 broadcasting 기반의 sum-product 알고리즘의 사용과 저복잡도 순환 쉬프트 네트워크를 제안함으로써 해결하였다. 또한, 전 병렬구조에서 체크 노드 프로세서와 변수 노드 프로세서의 사용량이 많아 발생하는 복잡도 문제를 제안하는 결합된 체크 및 변수 노드 프로세서를 통하여 해결하였다. 제안하는 QC-LDPC 복호기는 라우팅 방식의 인터커넥션 네트워크, 다중 모드를 지원하는 결합된 체크 및 변수 노드 프로세서와 순환 쉬프트 네트워크를 통하여 다중 모드를 지원할 수 있다. 제안하는 QC-LDPC decoder는 100 MHz 클락 주파수로 동작하며, 다중 모드를 지원하고 (1944, 1620) QC-LDPC 부호에 대해서 8.1 Gbps의 throughput을 지원한다.

• 대한전자공학회논문지TC
• /
• 제40권11호
• /
• pp.51-62
• /
• 2003

본 논문에서는 역추적 비터비 디코더의 순서적 역방향 상태천이 제어에 의한 새로운 생존 메모리 제어와 복호기법을 제안한다. 비터비 알고리즘은 채널오류의 검출과 정정을 위한 부호기의 상태를 추정해서 복호하는 최우추정 복호기법이다. 이 알고리즘은 심볼간 간섭의 제거나 채널등화 등 디지털 통신의 광범위한 분야에 응용되고 있다. 반복연산의 과정을 내포하고 있는 비터비 디코더에서 처리속도의 향상과 함께 VLSI 칩 설계시 점유면적의 삭감을 통한 칩 사이즈의 축소 및 소비전력의 저감 등을 달성하기 위해서는 새로운 구조의 ACS 및 생존 메모리 제어에 관한 연구가 요구되고 있다. 이를 해결하기 위한 하나의 방안으로, 본 논문에서는 역추적 기법에 의한 복호과정에서 역방향 상태천이의 연속적인 제어에 의한 자동 복호 알고리즘을 제안한다. 제안방식은 기존의 방법에 비해 전체 메모리 사용량이 적을 뿐만 아니라 구조가 간단하다. 또한, 메모리 억세스 제어를 위한 주변 회로구성이 필요 없고, 메모리 억세스를 위한 대역폭을 줄일 수 있어 칩 설계시 area-efficiency가 높고 소비전력이 적어지는 특성이 있다 시스톨릭 어레이 구조 형태를 갖는 병렬처리 구성과, 채널잡음을 포함한 수신 데이터로부터의 복호와 구체적인 응용 시스템에 적용한 결과를 제시한다.