대한전자공학회논문지TC (Journal of the Institute of Electronics Engineers of Korea TC)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

순서적 역방향 상태천이 제어에 의한 역추적 비터비 디코더

Trace-Back Viterbi Decoder with Sequential State Transition Control

  • 정차근 (호서대학교 전기정보통신공학부)
  • 발행 : 2003.11.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 역추적 비터비 디코더의 순서적 역방향 상태천이 제어에 의한 새로운 생존 메모리 제어와 복호기법을 제안한다. 비터비 알고리즘은 채널오류의 검출과 정정을 위한 부호기의 상태를 추정해서 복호하는 최우추정 복호기법이다. 이 알고리즘은 심볼간 간섭의 제거나 채널등화 등 디지털 통신의 광범위한 분야에 응용되고 있다. 반복연산의 과정을 내포하고 있는 비터비 디코더에서 처리속도의 향상과 함께 VLSI 칩 설계시 점유면적의 삭감을 통한 칩 사이즈의 축소 및 소비전력의 저감 등을 달성하기 위해서는 새로운 구조의 ACS 및 생존 메모리 제어에 관한 연구가 요구되고 있다. 이를 해결하기 위한 하나의 방안으로, 본 논문에서는 역추적 기법에 의한 복호과정에서 역방향 상태천이의 연속적인 제어에 의한 자동 복호 알고리즘을 제안한다. 제안방식은 기존의 방법에 비해 전체 메모리 사용량이 적을 뿐만 아니라 구조가 간단하다. 또한, 메모리 억세스 제어를 위한 주변 회로구성이 필요 없고, 메모리 억세스를 위한 대역폭을 줄일 수 있어 칩 설계시 area-efficiency가 높고 소비전력이 적어지는 특성이 있다 시스톨릭 어레이 구조 형태를 갖는 병렬처리 구성과, 채널잡음을 포함한 수신 데이터로부터의 복호와 구체적인 응용 시스템에 적용한 결과를 제시한다.

This paper presents a novel survivor memeory management and decoding techniques with sequential backward state transition control in the trace back Viterbi decoder. The Viterbi algorithm is an maximum likelihood decoding scheme to estimate the likelihood of encoder state for channel error detection and correction. This scheme is applied to a broad range of digital communication such as intersymbol interference removing and channel equalization. In order to achieve the area-efficiency VLSI chip design with high throughput in the Viterbi decoder in which recursive operation is implied, more research is required to obtain a simple systematic parallel ACS architecture and surviver memory management. As a method of solution to the problem, this paper addresses a progressive decoding algorithm with sequential backward state transition control in the trace back Viterbi decoder. Compared to the conventional trace back decoding techniques, the required total memory can be greatly reduced in the proposed method. Furthermore, the proposed method can be implemented with a simple pipelined structure with systolic array type architecture. The implementation of the peripheral logic circuit for the control of memory access is not required, and memory access bandwidth can be reduced Therefore, the proposed method has characteristics of high area-efficiency and low power consumption with high throughput. Finally, the examples of decoding results for the received data with channel noise and application result are provided to evaluate the efficiency of the proposed method.

키워드

참고문헌

  1. D. J. Costello, Jr., H. Hegenaur, H. Imai, S. B. Wicker, 'Applications of error-control coding,' IEEE Trans. Information Theory, vol. 44, no. 6, pp. 2531-2560, Oct. 1998 https://doi.org/10.1109/18.720548
  2. A. Sabanmaria and F. J. Lopes-Hemandez, Wireless LAN: Standards and application, Artech House, 2001
  3. A. J. Viterbi and J. K. Omura, Princilples of digital communication and coding, McGraw-Hill, NY, 1979
  4. G. G. Fomey, 'The Viterbi algorithm,' Proceedings of the IEEE, vol. 61, no. 3, pp. 268-278, March 1973 https://doi.org/10.1109/PROC.1973.9030
  5. H. Liou, 'Implementing the Viterbi algorithm,' IEEE Signal Processing Mag., pp. 42-52, Sept. 1995 https://doi.org/10.1109/79.410439
  6. H. Dawid, O. J. Joeressen, and H. Meyr, 'Viterbi decoders: High performance algorithms and architectures,' Digital Signal Processing for Multimedia Systems edited by K. Parhi and T. Nishitani, Marcel Dekker 1999
  7. O. Collins and F. Pollara, 'Memory management in trace back biterbi decoders,' TDA Prog. Rep. 42-99, JPL, Nov. 1989
  8. C. M. Radar, 'Memory management in a Viterbi algorithm,' IEEE Trans. Commun., vol. 29, pp. 1399-1401, Sep. 1981 https://doi.org/10.1109/TCOM.1981.1095146
  9. G. Feygin and P. G. Gulak, 'Architectural tradeoffs for survivor sequence memory management in Viterbi decoders,' IEEE Trans. Commun., vol. 41, no. 3, pp. 425-429, March 1993 https://doi.org/10.1109/26.221067
  10. R. Cypher and C. B. Shung, 'Generalized trace back techniques for survivor memory management in the Viterbio algorithm,' In Proc. GLOBECOM., pp. 1318-1322, Dec. 1990
  11. G. Fettweis, 'Algebraic survivor memory management for Viterbi detectors,' In Proc. Int. Conference on Commun. 92 (ICC'92), pp. 339-343, 1992 https://doi.org/10.1109/ICC.1992.268236
  12. P. J. Black and T.H. Meng, 'Hybrid survivor path architecture for Vitebi decoders,' In Proc. Int. Conference on Acoustics, Speech, and Signal Processing 93 (ICASSP'93), pp. 433-436, Nov. 1993
  13. T. K. Trung, M. Shih, I. S. Reed, E. H. Satorius, 'A VLSI design for a trace-back Viterbi decoder,' IEEE Trans. Communl., vol. 40, no. 3, pp. 616-624, March 1992 https://doi.org/10.1109/26.135732
  14. C. Shung, H. Lin, R. C. Sypher, P. H. Siegel, and H. K. Thapar, 'Area-efficient architecture for the Viterbi algorithm - Part I: Theory,' IEEE Trans. Commun., vol. 41, no. 4, pp. 636-644, April 1993 https://doi.org/10.1109/26.223789
  15. G. Fettweis and H. Meyr, 'High-rate Viterbi processor: A systolic array solution,' IEEE J. Selected Areas Commun., vol. 8, no. 8, pp. 1520-1534, Oct. 1990 https://doi.org/10.1109/49.62830
  16. P. J. Black and T. H. Meng, 'A 140-Mb/s, 32-sate, radix-4 Viterbi decoder,' IEEE J. Solid-State Circuits, vol. 27, no. 12, pp. 1877-1885, Dec. 1992 https://doi.org/10.1109/4.173118
  17. J. Sparso, H. N. Jorgensen, E. Paaske, S. Pedersen, and T. R. Petersen, 'An area-efficient topology for VLSI implementation of Viterbi decoders and other shuffle-exchange type structures,' IEEE J. Solid-State Circuits, vol. 26, no. 2, pp. 90-97, Feb. 1991 https://doi.org/10.1109/4.68122
  18. R. J. McEliece and I. M. Onyszchuk, 'Truncation effect in Viterbi decoding,' In Proc. Proc. of the IEEE Confer. on Military Commun., (Boston, MA), pp. 29.3.1-29.3.3 Oct. 1989 https://doi.org/10.1109/MILCOM.1989.103985
  19. I. M. Onyszchuk, 'Truncation length for Viterbi decoding,' IEEE Trans. Commun., vol. 39, no. 7, pp. 1023-1026, July 1991 https://doi.org/10.1109/26.87203