• Journal of Power Electronics
• /
• 제17권5호
• /
• pp.1372-1381
• /
• 2017

This paper presents a high-side switch driver IC capable of improving the current sensing accuracy and providing reverse battery protection. Power semiconductor switches used to replace relay switches are encumbered by two disadvantages: they are prone to current sensing errors and they require additional external protection circuits for reverse battery protection. The proposed IC integrates a gate driver and current sensing blocks, thus compensating for these two disadvantages with a single IC. A p-sub-based 90-V $0.13-{\mu}m$ bipolar-CMOS-DMOS (BCD) process is used for the design and fabrication of the proposed IC. The current sensing accuracy (error ${\leq}{\pm}5%$ in the range of 0.1 A-6.5 A) and the reverse battery protection features of the proposed IC were experimentally tested and verified.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1994년도 하계학술대회 논문집 C
• /
• pp.1451-1453
• /
• 1994

A monolithic current limiting power MOSFET, which may be easily fabricated by the conventional DMOS process, is proposed. The proposed current limiting MOSFET consists of main power cells, sensing cells, and NPN lateral bipolar transistor so that users can adjust the current limiting levels with only one external resistor. The behaviors of the proposed device are numerically simulated and analyzed by 2-D device simulator MEDICI and mixed-mode simulator CA-AAM(Circuit Analysis Advanced Application Module).

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권3호
• /
• pp.227-231
• /
• 2008

A latchup-free design based on the lateral diffused MOS (LDMOS) adopting the "Darlington" approaches was designed. The use of Darlington configuration as the trigger circuit results in the reduction of the size of the circuit when compared to the conventional inverter driven RC-triggered MOSFET ESD power clamp circuits. The proposed clamp was fabricated using a $0.35{\mu}m$ 60V BCD (Bipolar CMOS DMOS) process and the performance of the proposed clamp was successfully verified by TLP (Transmission Line Pulsing) measurements.

• 대한전자공학회논문지SP
• /
• 제46권3호
• /
• pp.75-88
• /
• 2009

본 논문에서는 실시간 멀티미디어 스트림 서비스에서 발생하는 비디오 품질 저하 요인에 따른 비디오 품질 측정 방법을 제안한다. 비디오 품질 저하에는 대표적으로 비디오 압축과 네트워크의 상태에 의해 발생한다. 본 논문에서는 비디오 압축에 의하여 생기는 화질 저하를 측정하기 위하여 공간 도메인에서 블록킹 왜곡에 대한 정도를 측정하는 방법을 제안한다. 제안하는 블록 경계 강도는 $8{\times}8$ 블록 경계에서 픽셀간의 변화와 경계를 제외한 주변영역에서 픽셀 사이의 변화에 대한 비율로 나타내었다. 반면, 움직임이 부자연스러운 동영상은 지터 및 지연 요소와 같은 네트워크 전송능력의 악화로 인해 비디오 품질 저하가 나타난다. 본 논문에서 제안하는 시간적 저키니스는 연속된 프레임의 대응되는 픽셀간의 밝기 값 차이에 대한 평균과 현재 프레임과 이전 프레임의 재생시간 간격의 평균 및 분산을 이용하는 방법을 제안하였다. 또한, 본 논문에서는 비디오 압축에 의한 품질 측정 방법인 블록 경계 강도와 네트워크에 의한 품질 측정 방법인 시간적 저키니스를 통합하여 비디오의 종합적 품질을 평가하는 Perceptual Video Quality Metric (PVQM)을 제안한다. 제안한 알고리즘의 성능을 평가하기 위하여, 사람이 직접 비디오 품질을 평가하는 Difference of Mean Opinion Score (DMOS)와 제안한 알고리즘을 비교 평가하였다. 그 결과 제안한 PVQM의 결과와 인간 시각에 의하여 평가된 DMOS가 근사함을 확인하였다.

• 공업화학
• /
• 제19권2호
• /
• pp.222-227
• /
• 2008

본 연구에서는 광학센서의 응용을 위해 소수성 졸-겔로 개질된 고분자 막의 미생물 비점착 특성과 광학특성을 조사하였다. DiMe-DMOS (Dimethoxy-dimethylsilane)와 TMOS (Tetramethyl-orthosilicate)를 이용하여 제조한 소수성 졸-겔로 코팅된 컨퍼컬디쉬 표면과 유리표면에 E. coli JM109, B. cereus 318 그리고 P. pastoris X-33을 배양하였다. 배양 후, 부유세포를 증류수를 이용하여 제거하고 그람 염색법에 의해서 점착된 미생물을 염색하였다. 점착된 미생물의 수는 SEM을 이용하여 정량적으로 분석하였다. 유리표면에는 $2{\sim}3{\times}10^4$개/$mm^2$의 미생물이 점착되었으나 소수성 졸-겔 표면에는 200~300개/$mm^2$의 미생물이 점착됨으로써 소수성 졸-겔의 비점착 효과를 알 수 있었다. 또한, 소수성 졸-겔과 절광물질인 흑연을 혼합하여 제조한 절광층(Light insulating layer)을 pH나 용존산소 검출막 위에 재코팅한 후, pH나 용존산소의 검출막의 성능이 향상되었음을 알 수 있었다.

• 한국통신학회논문지
• /
• 제36권11C호
• /
• pp.655-661
• /
• 2011

다양한 네트워크 환경에서 적응적인 서비스 품질을 제공할 수 있는 H.264 SVC 전송에 대한 연구가 활발하다. 본 논문은 H.264 SVC의 무기준법 객관적 화질 평가 방법으로서, H.264 SVC의 계층성을 이용한 품질 평가 지표를 제안한다. 제안하는 지표는 패킷 손실의 위치에 따라 움직임 벡터, 계층적 예측 구조에 의한 에러 전파 패턴, 양자화 파라미터, 영향을 받은 영상프레임 수 등 에러를 반영한 인지적 화질 평가를 예측한다. 제안하는 품질평가 지표는 사람의 인지적인 영상 품질을 반영한 객관적 지표이며 이 지표를 주관적 화질평가 결과인 DMOS와의 상관관계를 통해 성능을 검증하였다.

• 전기전자학회논문지
• /
• 제15권1호
• /
• pp.37-42
• /
• 2011

본 논문에서는 0.35 um BCD 공정을 통한 고내압 BCD 소자와 새로운 구조의 BCD 소자를 제작하여 전기적 특성을 분석하였다. 20 V급 BJT 소자, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS 소자의 전기적 특성을 분석하고, 동일 공정을 통해 높은 전류 이득을 갖는 수직/수평형 NPN BJT와 고내압 특성의 LIGBT 소자를 제안하였다. 제안된 수직/수평형 NPN BJT의 항복전압은 15 V, 전류이득은 100으로 측정되었으며, 고내압 특성의 LIGBT의 항복전압은 195 V, 문턱전압은 1.5 V, Vce,sat은 1.65 V로 측정 되었다.

• 말소리와 음성과학
• /
• 제10권1호
• /
• pp.39-48
• /
• 2018

A typical statistical parametric speech synthesis (text-to-speech, TTS) system consists of separate modules, such as a text analysis module, an acoustic modeling module, and a speech synthesis module. This causes two problems: 1) expert knowledge of each module is required, and 2) errors generated in each module accumulate passing through each module. An end-to-end TTS system could avoid such problems by synthesizing voice signals directly from an input string. In this study, we implemented an end-to-end Korean TTS system using Google's Tacotron, which is an end-to-end TTS system based on a sequence-to-sequence model with attention mechanism. We used 4392 utterances spoken by a Korean female speaker, an amount that corresponds to 37% of the dataset Google used for training Tacotron. Our system obtained mean opinion score (MOS) 2.98 and degradation mean opinion score (DMOS) 3.25. We will discuss the factors which affected training of the system. Experiments demonstrate that the post-processing network needs to be designed considering output language and input characters and that according to the amount of training data, the maximum value of n for n-grams modeled by the encoder should be small enough.

• ETRI Journal
• /
• 제37권1호
• /
• pp.97-106
• /
• 2015

In this paper, MOS-triggered silicon-controlled rectifier (SCR)-based electrostatic discharge (ESD) protection circuits for mobile application in 3.3 V I/O and SCR-based ESD protection circuits with floating N+/P+ diffusion regions for inverter and light-emitting diode driver applications in 20 V power clamps were designed. The breakdown voltage is induced by a grounded-gate NMOS (ggNMOS) in the MOS-triggered SCR-based ESD protection circuit for 3.3 V I/O. This lowers the breakdown voltage of the SCR by providing a trigger current to the P-well of the SCR. However, the operation resistance is increased compared to SCR, because additional diffusion regions increase the overall resistance of the protection circuit. To overcome this problem, the number of ggNMOS fingers was increased. The ESD protection circuit for the power clamp application at 20 V had a breakdown voltage of 23 V; the product of a high holding voltage by the N+/P+ floating diffusion region. The trigger voltage was improved by the partial insertion of a P-body to narrow the gap between the trigger and holding voltages. The ESD protection circuits for low- and high-voltage applications were designed using $0.18{\mu}m$ Bipolar-CMOS-DMOS technology, with $100{\mu}m$ width. Electrical characteristics and robustness are analyzed by a transmission line pulse measurement and an ESD pulse generator (ESS-6008).

• 조명전기설비학회논문지
• /
• 제25권2호
• /
• pp.80-86
• /
• 2011

This paper presents an integrated variable amplitude high voltage pulse generation circuit with low power and small size for driving industrial piezoelectric printer heads. To solve the problems of large size and power overhead of conventional pulse generators that usually assembled with multiple high-cost discrete ICs on a PCB board, we have designed a new integrated circuit (IC) chip. Since all the functions are integrated on to a single-chip it can achieve low cost and control the high-voltage output pulse with variable amplitudes as well. It can also digitally control the rising and falling times of an output high voltage pulse by using programmable RC time control of the output buffer. The proposed circuit has been designed and simulatedd in a 180[nm] Bipolar-CMOS-DMOS (BCD) technology using HSPICE and Cadence Virtuoso Tools. The proposed single-chip pulse generation circuit is suitable for use in industrial printer heads requiring a variable high voltage driving capability.