• 한국컴퓨터정보학회논문지
• /
• 제10권3호
• /
• pp.183-188
• /
• 2005

블록암호알고리즘의 기본 구조인 Feistel 구조는 순차처리 구조이므로 병렬처리가 곤란하다. 그러므로 본 논문은 이러한 순차처리 구조를 변형하여 Feistel 구조가 병렬처리가 가능하도록 하였다. 이를 이용하여 본 논문은 병렬 Feistel 구조를 가지는 DES를 설계하였다. 제안된 병렬 Feistel 구조는 자체의 구조적 문제 때문에 pipeline 방식을 사용할 수 없어 데이터 처리속도와 데이터 보안사이에서 trade-off관계를 가질 수밖에 없었던 DES등과 같은 블록암호알고리즘의 성능을 크게 향상 시킬 수 있었다. 그러므로 Feistel 구조를 적용한 SEED, AES의 Rijndael, Twofish 등에 제안된 방식을 적용할 경우 지금보다 더욱 우월한 보안 기능 및 고속의 처리능력을 발휘하게 될 것이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2019년도 춘계학술발표대회
• /
• pp.133-136
• /
• 2019

본 고에서는 약 100 만건의 건강정보를 이용하여 3-Node MongoDB 플랫폼 환경에서 AES, 3DES, ARIA 암호 알고리즘을 이용하여 암호화를 적용하는 방법을 알아본다. 각각의 암호 알고리즘별로 YCSB 성능테스트 툴을 이용하여 다양한 Workload 별로 성능을 테스트를 수행한 뒤, 그 결과를 비교·정리한다.

• 정보처리학회논문지C
• /
• 제9C권3호
• /
• pp.343-350
• /
• 2002

본 논문에서는 영상회의 시스템에서의 사용자 인증 및 미디어 스트림의 암호화를 지원하기 위한 H.235 프로토콜의 구현에 대하여 기술한다. H.235 프로토콜은 ITU-T에서 권고된 H.323 영상회의의 보안 프로토콜로써 불법적인 공격자에 의한 도청 및 조작 방지를 위한 프로토콜이다. 본 논문의 구현에서는 패스워드 기반의 대칭키 암호 인증 방법을 사용하고, Diffie-Hellman 키 분배 알고리즘과 대칭키 암호 알고리즘인 RC2, DES, Triple-DES를 사용하여 미디어 스트림의 암호화를 구현한다. 또한, 추후의 확장성을 고려하여 차세대 표준 암호인 128비트 AES와 한국형 암호인 128비트 SEED를 포함시켜 구현한다. 구현된 인증 방법과 미디어 스트림의 암호화는 네트워크 상에서 개인적인 정보를 노출시키지 않으면서 터미널의 사용자를 확인하는 것이 가능하고, 영상회의의 기밀성을 유지시켜줌을 알 수 있다. 또한, 미디어 스트림의 암호/복호화를 지원해 주면서도 암호화에 따른 지연시간과 메모리가 증가하지 않음으로써 영상회의 시스템의 성능을 저하시키지 않음을 알 수 있다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1991년도 학술발표논문집
• /
• pp.95-104
• /
• 1991

관용키 암호시스템에서 가장 널리 실용화되어 사용되고 있는 알고리즘은 DES(Data Encryption Standard)이지만, DES의 보안성에 대해서는 공표이래 많은 비판과 논란이 있었으며 그중 56비트의 키로서는 충분한 비도를 제공하기에는 너무나 짧다는 것이 하나의 비판이다. 본 논문에서는 총 112비트의 키가 사용되도록 128비트의 평문을 네 부분으로 나누어 좌우 두개씩 DES알고리즘에 적용하고 좌우측을 교환하는 확장 DES를 제안하고 이를 분석하였다.

• 한국컴퓨터산업학회논문지
• /
• 제3권5호
• /
• pp.595-604
• /
• 2002

본 논문에서는 잘못된 의미의 내용을 전달할 수 있는 문제점 해결을 위하여 부정확한 암호문의 복호화를 방지한 암호화 알고리즘을 설계하였다. 알고리즘은 복호화시 암호문의 에러를 체크하여 한 비트 이상의 에러가 포함되었을 경우 현재 진행중인 복호화를 중단함과 동시에 이전에 복호화 되어있는 복호문까지 모두 제거하여 수신자에게 아무런 내용도 전달하지 않게 된다. 실험은 비밀키의 대표적인 알고리즘인 DES알고리즘과 비교하였다. 실험결과에서와 같이 에러 비트가 포함되어 있는 부분은 원문과 다른 내용으로 복호화가 되었지만 100%의 복호률을 보였다. 제안한 알고리즘에서는 에러 체크를 통한 복호화로 에러 발생시 0%의 복호률을 나타내었다.

• 한국통신학회논문지
• /
• 제39B권4호
• /
• pp.242-250
• /
• 2014

정보보호 시스템의 수준 향상과 안전성 및 신뢰성 확보를 위해서는 암호 알고리즘 자체에 대한 검증뿐만 아니라 암호 알고리즘을 구현한 구현물에 대한 검증이 필요하다. 특히, 암호 알고리즘에 대해서 국내외적으로 폭 넓은 표준화가 진행되고 있으며, 이들 암호 알고리즘에 대한 기술 표준을 정확하게 구현하는 것은 정보보호 시스템의 안전성, 신뢰성 향상 및 정보보호 시스템 간의 상호 연동성 확보면에서 매우 중요하다. 따라서 본 논문에서는 X9.62 기술표준을 정확하게 준용하여 구현되었는지를 테스트할 수 있는 암호 알고리즘의 검증도구를 설계 및 구현하였다. 구현된 검증도구는 DES, SEED, AES, SHA-1/256/384/512, RSA-OAEP V2.0, V2.1, ECDSA, ECKCDSA, ECDH 등을 이용한 모든 정보보호 제품에 적용할 수 있다. 아울러 충분한 테스트 항목을 통해 검증의 정확성을 높였으며, 검증도구와 검증 대상이 온라인상에서 검증될 수 있도록 하였다.

• 한국정보처리학회논문지
• /
• 제4권6호
• /
• pp.1565-1575
• /
• 1997

DES 암호 알고리즘을 대체 할 수 있는 112 비트의 키 길이를 갖는 EDES라는 새로운 알고리즘이 [1,2]에서 제안 되었다. 평문은 96비트로 입력되며, 이것은 각각 32비트의 3개의 서브 블록으로 분리된다. EDES는 S-box를 8비트에서 16비트로 증가하였으며, 3개의 서브블럭에 있는 f 함수들이 비대칭적으로 수행되기 때문에 differential cryptanalysis 보다 암호 강고가 강하다. 본 논문은 EDES에 대한 하드웨어의 설계와 VLSI로 구현되는 것을 제안한다. 암호화와 복호화는 VLSI의 단일 칩내에서 구현되도록 하였으며, 만약 시스템의 클럭 주파수가 15Mhz이면 약 90Mbit/sec로 암호화 할 수 있다. 그러므로 구현된 칩은 초고속망의 프로토콜에서 온라인으로 데이터를 암호화 하는데 적용될 수 있다.

• 정보보호학회논문지
• /
• 제10권4호
• /
• pp.107-112
• /
• 2000

본 논문에서는 DES(Data Encryption Standard)를 변형하여 설계된 HEA(Hangul Encryption Algorithm)을 차분분석 관점에서의 안전성에 대하여 고찰하고자 한다. HEA는 한글 64음절(1,024 비트) 입 ·출력이 되도록 설계된 56비트 키를 사 용하고 DES와 동일한 8개의 S-box를 적용한 16라운드 Fiestel 구조의 블록 암호알고리즘이다. 본 논문에서는 기존의 DES에 적용한 차분분석 기법이 동일하게 HEA에도 적용됨을 보이고 10라운드로 축소된 HEA 경우 선택평문공격(chosen plaintext attack)이 가능하며 일정한 확률에 의해 분석됨을 증명하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 춘계학술발표논문집 (하)
• /
• pp.2209-2212
• /
• 2003

정보 통신 기술의 발전이 우리 생활을 편리하게 만들고 있지만, 한편으로는 해킹, 도청 등의 부작용이 발생하고 있다. 이러한 부작용을 최소화시키는 결정적인 역할을 하는 분야가 암호 학이다. 현재의 정보 보호 시스템 대부분이 소프트웨어 방식으로 구현되어 있어 암호화 속도 문제 및 해킹에 의한 불법 정보 유출의 위험성이 높은 현실이다. 이러한 점을 해결하기 위해 암호 알고리즘의 하드웨어 구현은 필수적이다. 따라서 본 논문에서는 암호 알고리즘의 속도 및 안전성 문제를 향상시키기 위해 기존에 많이 이용되고 있는 3-DES를 32 비트 데이터 버스를 이용한 하드웨어로 선계 및 구현하여 검증하고 성능 분석을 하였다.

• 정보보호학회논문지
• /
• 제8권3호
• /
• pp.79-94
• /
• 1998

본 논문에서는 컴퓨터 시스템에서 정보보호를 위해 가장 많이 사용하고 있는 DES(Data Encryption Standard)암호알고리즘을 시스템 설계 기술언어인 VHDL(Vhsic Hardware Description Language)로 설계하고 이것을 칩으로 합성하여 하드웨어에서 차지하는 면적과 속도를 비교 분석하였다. 설계방법에 있어서는 구현하는 방법에 따라 전 라운드 구현형, S-box 공유형 그리고 단일 라운드 반복형 범용성을 갖도록 하여 FPGA로 구현한다. 본 논문에서 구현한 단일 라운드 반복형 설계는 Synopsys의 EDA 툴을 이용하여 시뮬레이션 및 합성을 하였고, Xilinx사의 xdm을 이용하여 XC4052XL 칩에 구현하였다. 그 결과 입력 클록 50MHz상에서 100Mbps의 암,복호화 속도를 갖는 범용성 암호칩을 설계 및 구현한다.