• Journal of Power Electronics
• /
• 제17권3호
• /
• pp.590-600
• /
• 2017

This paper presents a ripple-free input current modified interleaved boost converter for high step-up applications. By integrating dual coupled inductors and voltage multiplier techniques, the proposed converter can reach a high step-up gain without an extremely high turn-ON period. In addition, a very small auxiliary inductor employed in series to the input dc source makes the input current ripple theoretically decreased to zero, which simplifies the design of the electromagnetic interference (EMI) filter. In addition, the voltage stresses on the semiconductor devices of the proposed converter are efficiently reduced, which makes high performance MOSFETs with low voltage rated and low resistance $r_{DS}$(ON) available to reduce the cost and conduction loss. The operating principles and steady-state analyses of the proposed converter are introduced in detail. Finally, a prototype circuit rated at 400W with a 42-50V input voltage and a 400V output voltage is built and tested to verify the effectiveness of theoretical analysis. Experimental results show that an efficiency of 95.3% can be achieved.

• 한국전기전자재료학회논문지
• /
• 제23권1호
• /
• pp.53-60
• /
• 2010

This paper dealt with the acoustic detection of partial discharge (PD) in insulation oil for insulation diagnostics of oil immersed transformers. Electrode systems such as needle to plane, plane to plane, and floating were fabricated to simulate some defects in transformers. A wide band acoustic emission(AE) sensor with the frequency ranges of 100 kHz~1 MHz and a narrow band AE sensor with the resonant frequency of 140 kHz were used in the experiment. Also, a decoupler and an amplifier were designed to detect and amplify the acoustic signal only. The decoupler separates acoustic signal from DC source without any distortion, and the amplifier has the gain of 40 dB in frequency ranges of 11 kHz~4 MHz. In the experiment, frequency components and propagation characteristics of acoustic signal were analyzed, and an algorithm of positioning of PD occurrence by the time difference of arrival was proposed. From the results, the frequency components of the acoustic signal exist from 50 kHz to 200 kHz and the positioning error of PD calculated by three AE sensors was within 1%.

• Journal of the Optical Society of Korea
• /
• 제17권1호
• /
• pp.44-49
• /
• 2013

A transimpedance amplifier (TIA)-optical receiver (Rx) using two intersecting active feedback system with regulated-cascode (RGC) input stage has been designed and implemented for optical interconnects. The optical TIA-Rx chip is designed in a 0.13 ${\mu}m$ CMOS technology and works up to 10 Gbps data rate. The TIA-Rx chip core occupies an area of 0.051 $mm^2$ with power consumption of 16.9 mW at 1.3 V. The measured input-referred noise of optical TIA-Rx is 20 pA/${\surd}$Hz with a 3-dB bandwidth of 6.9 GHz. The proposed TIA-Rx achieved a high gain-bandwidth product per DC power figure of merit of 408 $GHz{\Omega}/mW$.

• 전력전자학회논문지
• /
• 제24권1호
• /
• pp.49-55
• /
• 2019

This study proposes a robust control of a fin position servo system using the H-infinity loop-shaping method. The fin position control system has a proportional (P) position controller and a proportional-integral (PI) controller. In this work, the position control loop requires a wide bandwidth. No current control loop exists due to the compact design of the system. Hence, the controller parameters are difficult to determine using the traditional cascade design method. The $H_{\infty}$ controller design method is used to design the controller's gain to achieve good performance and robustness. First, the transfer function of the system, which can be divided into tunable and fixed parts, is derived. The tunable part includes the position P controller and speed PI controller. The fixed part includes the rest of the system. Second, the optimized controller parameters are calculated using Matlab $H_{\infty}$ controller design program. Finally, the system with optimized controller is tested by simulation and experiment. The control performance is satisfactory, and the $H_{\infty}$ controller design method is proven to be valid.

• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.133-138
• /
• 2021

본 논문에서는 높은 출력 전력을 확보함과 동시에 효율을 개선시킬 수 있는 전력 증폭기 구조를 제안하였다. 전력 소모를 최소화하기 위하여 구동 증폭단은 공통-소스 구조를 적용하였으며, 높은 출력 전력 확보를 위하여 전력 증폭단은 스택 구조를 적용하였다. 제안하는 구조의 검증을 위하여 아홉 개의 금속층을 제공하는 65-nm RFCMOS 공정을 이용하여 Ku 대역 전력 증폭기를 설계하였다. 동작 주파수 14 GHz에서 16 GHz 일 때, P1dB, power-added efficiency 및 전력 이득은 각각 20 dBm 이상, 23 dB 이상 및 25% 이상으로 확인 되었다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제15권3호
• /
• pp.122-128
• /
• 2023

This paper proposes two kinds of single-balanced direct conversion quadrature receivers using selfoscillating LMVs in which the voltage-controlled oscillator (VCO) itself operates as a mixer while generating an oscillation. The two LMVs are complementary coupled and series coupled to generate the quadrature oscillating signals, respectively. Using a 65 nm CMOS technology, the proposed quadrature receivers are designed and simulated. Oscillating at around 2.4 GHz frequency, the complementary coupled quadrature receiver achieves the phase noise of -28 dBc/Hz at 1KHz offset and -109 dBc/Hz at 1 MHz offset frequency. The other series coupled receiver achieves the phase noise of -31 dBc/Hz at 1KHz offset and -109 dBc/Hz at 1 MHz offset frequency. The simulated voltage conversion gain of the two single-balanced receivers is 37 dB and 45 dB, respectively. The double-sideband noise figure of the two receivers is 5.3 dB at 1 MHz offset. The quadrature receivers consume about 440 μW dc power from a 1.0-V supply.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

• 한국재료학회지
• /
• 제22권2호
• /
• pp.61-65
• /
• 2012

A $Li_2O-2SiO_2$ ($LS_2$) glass was investigated as a lithium-ion conducting oxide glass, which is applicable to a fast ionic conductor even at low temperature due to its high mechanical strength and chemical stability. The $Li_2O-2SiO_2$ glass is likely to be broken into small pieces when quenched; thus, it is difficult to fabricate a specifically sized sample. The production of properly sized glass samples is necessary for device applications. In this study, we applied spark plasma sintering (SPS) to fabricate $LS_2$ glass samples which have a particular size as well as high transparency. The sintered samples, $15mm\phi{\times}2mmT$ in size, ($LS_2$-s) were produced by SPS between $480^{\circ}C$ and $500^{\circ}C$ at 45MPa for 3~5mim, after which the thermal and dielectric properties of the $LS_2$-s samples were compared with those of quenched glass ($LS_2$-q) samples. Thermal behavior, crystalline structure, and electrical conductivity of both samples were analyzed by differential scanning calorimetry (DSC), X-ray diffraction (XRD) and an impedance/gain-phase analyzer, respectively. The results showed that the $LS_2$-s had an amorphous structure, like the $LS_2$-q sample, and that both samples took on the lithium disilicate structure after the heat treatment at $800^{\circ}C$. We observed similar dielectric peaks in both of the samples between room temperature and $700^{\circ}C$. The DC activation energies of the $LS_2$-q and $LS_2$-s samples were $0.48{\pm}0.05eV$ and $0.66{\pm}0.04eV$, while the AC activation energies were $0.48{\pm}0.05eV$ and $0.68{\pm}0.04eV$, respectively.

• 한국전자파학회논문지
• /
• 제16권7호
• /
• pp.671-680
• /
• 2005

CQPSK(Compatible QPSK) 디지털 변조 기술을 이용하는 초협대역 단말기용 송신기에 가장 핵심적인 부품들 중의 하나인 카테지안 궤환 루프(CFL: Cartesian Feedback Loop) 선형화 칩을 $0.35{\mu}m$ CMOS 기술을 이용하여 설계 및 제작하였다. 직접 변환 방식 및 CFL칩을 이용하여 요구되는 부품 수를 줄임에 의하여 송신기의 저비용 및 소형화가 가능하고, 이를 통하여 송신 전력 효율 및 선형성을 향상시켰다. 또한 CMOS기술을 통하여 저전력 구동이 가능하도록 하였다. 송신 성능 시험 결과 PEP 37 dBm(5 W)의 출력 전력에서 CFL 칩을 구동하여 -25 dBc의 상호 변조 왜곡(@ 3 kHz주파수 오프셋) 개선을 통하여 FCC 47 CFR 90.210 E에 정의된 방사 마스크 규격을 만족함을 확인하였다. 또한 상기 언급된 송신 특성 개선에 가장 영 향을 미치는 성분들인 DC-offset 성분, 궤환 루프에서 발생하는 왜곡 성분을 보상하기 위한 루프 이득 및 위상 값들을 조정할 수 있도록 컴퓨터와의 외부 인터페이스를 구현하여 소프트웨어적으로 이러한 값들을 제어할 수 있도록 프로그램화 하였다.

• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.605-614
• /
• 2006

본 논문에서는 설계 주파수인 1.575 GHz 에서 동작하는 마이크로스트립 안테나의 패치 크기 ( 공진 길이 )를 줄이기 위하여 패치의 양단 끝부분을 음각으로 구성하여 perturbation 효과를 적용한 3 차원 구조의 모자형 원형 마이크로스트립 안테나를 고안 및 설계하였다. 그 결과 반사 손실 - 26.59 dB, -10 dB 대역폭 65 MHz(4.13 %), 이득 4.66 dBd, - 3 dB 빔폭 E, H-면 각각 $79^{\circ},\;87^{\circ}$의 특성을 나타내었으며, 안테나 직경은 85 mm로 평면형의 97 mm에 비해 12 mm(12.4 %) 단축되어 23.2 %의 면적 축소율을 얻었다. 또한 패치의 크기를 더욱 소형화시키기 위하여 최적화시킨 양각 대 음각의 비와 점근선 각도를 조정하여 설계 주파수에서 동작하는 선형 편파 및 원형 편파 야구공형 원형 마이크로스트립 안테나를 설계 및 제작하였다. 선형 편파의 경우, 패치 직경은 74 mm로 평면형에 비해 41.8 %의 면적 축소율을 얻었으며, 원편파의 경우, 패치 직경이 82 mm로 평면형 선형 편파에 비해 28.5 %의 면적 축소율을 얻었다. 이로써 원형 마이크로스트립 안테나의 소형화에 perturbation 효과 적용이 유효함을 확인하였다.