• 천문학논총
• /
• 제11권1호
• /
• pp.109-123
• /
• 1996

We have developed a 5GHz continuum receiver system. The receiver is a direct type receiver. In order to reduce the noise due to the fluctuation of the gain in the amplifiers, the system employs the Dicke switching method. We made the 5GHz low-noise amplifier and the bandpass filter. The low-noise amplifier gives ${\sim}35dB$ gain and has ${\sim}210K$ noise temperature. The bandpass filter has a passband between 4.3 and 5.4GHz. We also made switch driver, video amplifiers, phase detector, and integrator. Using a 1.8 meter offset parabolic antenna, we measured the efficiency of the system. Since the antenna does not have a driver to track objects, observations were performed with the antenna fixed. The measured noise temperature of the system is ${\sim}650K$. From the observation of the blank sky, noise level was measured. It was found that the systematic noise(${\sim}0.5K$: peak to peak value) is much larger than the thermal noise. The systematic noise is possibly related to the stability of the DC power supplied to the receiver system. Besides the noise of the system, it was found that the airplanes are the very serious noise sources. We measured the radio flux of the Sun using the developed system. The observed radio flux of the Sun is ${\sim}10^6Jy$, which is close to the known value of the quiet Sun. The test observation of the Sun shows that the angular beam size of the antenna is ${\sim}2.2^{\circ}$.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.670-680
• /
• 2010

본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.19-27
• /
• 2007

본 논문에서는 공급전압 변화에 둔감한 Gbps급 저전력 LVDS I/O회로를 설계하였다. 제안된 LVDS I/O는 1.8 V, $0.18\;{\mu}m$ TSMC 공정을 이용하여 설계, 시뮬레이션 및 검증하였다. 설계된 LVDS I/O회로는 송신단과 수신단을 포함한다. 제안하는 송신단은 phase splitter와 SC-CMFB를 이용한 출력버퍼로 구성된다. phase splitter의 출력은 공급 전압이 변화하여도 $50{\pm}2%$의 duty cycle을 가지며 $180{\pm}0.2^{\circ}$의 위상차를 가진다. 출력 버퍼는 SC-CMFB를 이용하여 허용 가능한 $V_{CM}$ 전압 값인 $1.2{\pm}0.1V$을 유지하도록 설계하였다. $V_{OD}$전압 또한 허용범위에서 최소값인 250 mV를 갖도록 설계하여 저전력 동작이 가능하도록 구성하였다 수신단은 38 mV의 히스테리시스 전압값을 가지면서 DC옵셋 전압값이 $0.2{\pm}2.6 V$로 넓은 공통 모드전압 범위가 가능하도록 설계하였고 공급전압 변화에도 rail-to-rail로 복원할 수 있는 기능을 가지고 있다. 또한, 수신단은 1 GHz에서 38.9 dB의 높은 전압 이득을 갖도록 설계하였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.55-64
• /
• 2006

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

• 한국전자파학회논문지
• /
• 제26권5호
• /
• pp.471-482
• /
• 2015

본 논문에서는 94 GHz Gunn 고정발진기를 설계 및 제작하였고, 이를 이용하여 발진기에 사용된 Gunn 다이오드의 최대 전력을 조사하였다. 94 GHz Gunn 고정발진기는 InP Gunn 다이오드가 사용되었고, WR-10 도파관 구조로 설계 및 제작되었다. 제작된 발진기는 발진주파수 95 GHz에서 12.64 dBm의 출력 전력과 1 MHz 오프셋 주파수에서 -92.7 dBc/Hz의 위상잡음 성능을 보였다. 발진기에 사용된 InP Gunn 다이오드의 최대 전력을 조사하기 위해서 발진기 구조를 턱이 있는 구조로 수정하였다. 그리고 이 턱의 높이를 변화시켜, 발진기가 몇 가지의 다른 부하 임피던스를 갖도록 하였다. 이 몇 가지의 다른 부하 임피던스에 대한 결과로써, 포스트 면에서의 부하 실수부 $G_L$에 대한 발진 신호 $V^2$의 그래프를 얻었다. 이 $G_L-V^2$의 그래프를 이용하여, 바이어스 포스트의 손실이 포함된 Gunn 다이오드의 최대 전력 16.8 dBm을 얻었다. 그리고 short된 Gunn 다이오드와 제로 바이어스 상태의 Gunn 다이오드를 이용하여 바이어스 포스트의 손실을 계산하였다. 바이어스 포스트의 손실을 보상한 InP Gunn 다이오드만의 최대 전력은 95 GHz에서 18.55 dBm이다. 이는 사용된 Gunn 다이오드의 데이터시트에 가까운 결과이다.

• 한국전자파학회논문지
• /
• 제25권4호
• /
• pp.418-425
• /
• 2014

본 논문에서는 원거리에서 사람의 호흡 및 심박수를 측정할 수 있는 Ku-Band 대역의 도플러 레이더 시스템을 설계하였다. 레이더로 측정을 하는 동시에 ECG(Electrocardiogram)를 이용하여 호흡 및 심박수 측정을 하였다. 수신된 I/Q(Inphase & Quadrature-phase) 신호를 이용한 arctangent demodulation을 적용하였을 때 RMSE(Root Mean Square Error)값을 약 50 % 정도 개선시킬 수 있었다. CW(Continuous Wave) 도플러 레이더는 송수신단이 연속적으로 항상 열려 있기 때문에 송신안테나에서 수신 안테나로 누설되는 전력이 발생하게 된다. 출력 파워가 높아질수록 누설되는 전력은 시스템의 SNR(Signal-to-Noise Ratio)에 영향을 주게 된다. 따라서 본 연구에서는 원거리에서 감지가 가능하도록 누설 전력의 반대위상을 갖는 신호를 더해줌으로써 누설 전력으로 인한 수신단의 감도 저하를 최소화 시키는 기법을 적용하였다. 위의 leakage cancellation 기법을 적용하여 최대 35 m 거리 대상의 호흡 및 심박 수를 측정하였으며, 이와 비교하여 ECG 값에서 추출한 심박 수 값과 일치함을 볼 수 있다.

• 한국전자파학회논문지
• /
• 제15권2호
• /
• pp.152-158
• /
• 2004

Subharmonic injection locking 방식을 이용하여 디지털 위성방송 시스템의 신호원으로 사용될 수 있는 낮은 위상 잡음과 우수한 전력 효율을 갖는 X-band 주파수 합성기를 설계, 제작하였다. 주파수 합성기는 위상 고정 발진기의 역할과 동시에 고조파 발생기로 동작하는 1.75 GHz의 주 발진기(master발진기)와 10.5 GHz 부 발진기(slave 발진기)로 구성되어 있다. PLL 방법을 적용하여 구성된 1.75 GHz 주 발진기는 능동부를 형성하는 트랜지스터와 버퍼 증폭기의 역할을 하는 BJT 트랜지스터를 직렬 연결하여 사용하였는데 첫 단은 위상고정 발진기의 역할을 하고 둘째 단은 45 GHz의 차단 주파수(cutoff frequency)를 갖는BJT를 사용함으로써 고조파 발생기로 동작하게 하여 안정적으로 Injection Locking 될 수 있도록 인가될 신호인 6차 고조파의 크기를 충분히 크게 발생시키도록 하였다. 고조파 발생기로부터 발생한 6차 고조파는 뒤에 위치한 약 45 dB 이득을 갖는 증폭기로 동작하는 부 발진기에 인가되어 Injection Locking 된다. 이러한 특성을 갖는 회로 구조를 이용하여, ILO 방식을 이용함으로 얻는 간단한 회로 구조와 낮은 위상 잡음 특성은 물론 보다 우수한 전력 효율을 갖는 10.5 GHz 주파수 합성기를 설계 제작하였다. 제작된 10.5 GHz 주파수 합성기는 7.4 V/49 mA,-0.5 V/4 mA의 전력 소모와 4.53 dBm의 출력 전력, 그리고 10 kHz와 100 kHz 이격 주파수에서 각각 -95.09 dBc/Hz와-108.90 dBc/Hz의 위상 잡음 특성을 얻었다.