• E2M - 전기 전자와 첨단 소재
• /
• 제9권8호
• /
• pp.813-818
• /
• 1996

Amorphous As$_{10}$Ge$_{15}$ Te$_{75}$ device shows the memory switching characteristics under d.c. bias. In bulk material, a-As$_{10}$Ge$_{15}$ Te$_{75}$ switching threshold voltage (V$_{th}$) is very high (above 100 volts), but in the case of thin film, V$_{th}$ decreases to a few or ten a few volts. The characteristics of V$_{th}$ depends on the physical dimensions such as the thickness of thin film and the separation between d.c. electrodes, and the annealing conditions. The switching threshold voltage decreases exponentially with increasing annealing temperature and annealing time, but increases linearly with the thickness of thin film and exponentially with increasing the separation between d.c. electrodes. The desirable low switching threshold voltage, therefore, can be obtained by the stabilization through annealing and changing physical dimensions.imensions.sions.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1995년도 추계학술대회 논문집
• /
• pp.67-70
• /
• 1995

Amorpous As$\sub$10/Ge$\sub$15/Te$\sub$75/ device shows the memory switching characterisite under d.c. bias. In bulk material, a-As$\sub$10/Ge/sub15/Te$\sub$75/s switching voltage range is above 100 volts. Our purposes in this gaudy are decreasing a switching threshold voltage, finding the properties of d.c., a.c. conduction, and the characterisitics of switching threshold voltage fur a-As$\sub$10/Ge$\sub$15/Te$\sub$75/. As the results, the d.c.and a.c. conductivities increase with temperature. From the data of conductivity, various electrical and physical properties are obtained experimentally. The switching threshold voltages decrease with increasing annealing temperature and time, but increase with increasing film thickness and distance of electrode for d.c. bias.

• 대한전자공학회논문지SD
• /
• 제37권6호
• /
• pp.24-33
• /
• 2000

피로현상의 진행에 따라 발생하는 하부전극 주위의 산소공공 축적현상을 적용하여 강유전체 박막의 switching 특성과 MFSFET 소자특성을 시뮬레이션하였다. Switching 모델에서 relative switched charge는 피로현상 전에 0.74 nC 이였으나, 피로가 진행되어 50${\AA}$의 산소공공층이 생성된 후에는 불과 0.15nC 로서 산소공공층이 분극반전을 강력하게 억제함을 알았다. MFSFET 소자의 모델에서 C-V_G와 I_D-V_G 곡선은 2 V 의 memory window를 나타내었고, 캐패시턴스 특성에서 축적과 공핍 및 반전 영역은 확실하게 표현되었다. 그리고, $I_D-V_D$ 곡선에서 두 부분의 문턱전압에 의해 나타난 포화드레인 전류차이는 6mA/$cm^2$이었다. 그러나, 50${\AA}$의 산소공공층이 축적된 후, $I_D-V_D$ 곡선에서 포화 드레인 전류차이는 피로현상이 없는 경우에 비해 약 50% 감소하여 산소공공층이 소자 적용에 난제임을 확인하였다. 본 모델은 강유전체 박막의 다양한 특성과 임의의 강유전체 박막을 사용한 MFSFET 소자의 동작을 예측하는데 중요한 역할을 할 것으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.384-384
• /
• 2012

PRAM switching device by using current pulse modulation was investigated to verify its possibility for 3D architecture. In this work, two phase change materials connected in series having a different crystallization temperature are used. Its structural for different phase change material was evaluated by electrical resistance. We confirmed that Germanium-Antimony-Tellurium (GST) alloy and Germanium- Copper-Tellurium (GCT) alloy material were selected according to crystallization temperature, ${\sim}180^{\circ}C$ for switching and ${\sim}240^{\circ}C$ for memory devices, respectively. From this research, it is expected that phase change switching device could have advantages of process in terms of material similarity and structural simplification.

• 전자공학회논문지D
• /
• 제36D권11호
• /
• pp.63-70
• /
• 1999

PLT(10) 박막을 $Pt/TiO_2/SiO_2/Si$ 기판 위에 sol-gel법으로 제작하여, 상부전극의 면적과 외부인가 펄스전압 및 부하저항을 변화시켜 가며 비휘발성 메모리 소자에 응용하기 위해 필수적인 switching 특성을 조사하였다. 외부인가 펄스전압이 2V에서 5V 까지 증가함에 따라, switching time은 $0.49{\mu}s$에서 $0.12{\mu}s$로 감소하였으며, 인가된 펄스전압에 대한 switching time의 관계로부터 구한 활성화 에너지 ($E_a$)는 209 kV/cm이었다. 상부전극 면적이 $3.14{\times}10^{-4}cm^2$인 박막에서 이력곡선과 polarization switching 실험으로부터 구한 switched charge density는 5V에서 각각 $11.69{\mu}C/cm^2$과 $13.02{\mu}C/cm^2$으로 양쪽 값 사이의 오차는 약 10%로 비교적 잘 일치하는 경향을 나타내었다. 상부전극의 면적이 $3.14{\times}10^{-4}cm^2$에서 $5.03{\times}10^{-3}cm^2$으로 증가함에 따라, switching time이 $0.12{\mu}s$에서 $1.88{\mu}s$로 증가하였으며, 부하저항을 50${\Omega}$에서 3.3$k{\Omega}$으로 증가시킴에 따라 switching time은 $0.12{\mu}s$에서 $9.7{\mu}s$로 증가로 증가하였다. 이와 같은 switching 특성에 관한 연구를 통해 PLT(10) 박막이 비휘발성 메모리 소자에 응용될 수 있는 매우 유망한 재료임을 알 수 있다.

• 대한전기학회논문지
• /
• 제44권7호
• /
• pp.901-907
• /
• 1995

The switching characteristics of As$_{10}$ Ge$_{15}$ Te$_{75}$ thin film were investigated under d.c. bias. And the frequency dependence of the conductivity was analysed with regard to the temperature dependence, in order to find the physical properties of the As$_{10}$ Ge$_{15}$ Te$_{75}$ thin film ; a characteristic relaxation time (.tau.$_{0}$ ), the spatial density of defect states (N), and the localized wavefunction (.alpha.$^{-1}$ ). It was formed that the threshold voltage depends on thickness, electrode distance, annealing time and temperature, respectively. The threshold voltage is increased as the thickness and the electrode distance is increased, while the threshold voltage is decreased in proportion to the increased annealing time and temperature.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.39-47
• /
• 1998

본 논문에서는 공유 버퍼 ATM 스위치를 위한 파이프라인 방식의 고속 메모리 구조를 제안하고 설계하였다. 제안된 메모리 구조는 빠른 동작 속도와 용량 가변성을 지원하여 공유 버퍼 ATM 스위치가 가지는 메모리 cycle time의 제한을 극복하였다. 본 메모리 구조가 지원하는 용량 가변성은 ATM 스위치에서의 교환 성능 가변성을 제공한다. 본 메모리 구조는 작은 메모리 bank들로 이루어진 2차원 배열 구조를 가진다. 메모리 용량은 부가적인 메모리 bank들을 추가하여 메모리 bank들의 배열 크기를 증가 시킴으로 인해 증가된다. 설계된 파이프라인 방식의 메모리는 4160 bit 메모리 bank를 16개 이용하여 4 × 4의 배열로 설계하였고 전체 용량은 65 Kbit이다. 레이아웃후 시뮬레이션을 통한 최대 동작 속도는 5 VV/sub dd/ 및 25℃에서 4ns이다. 설계된 메모리는 공유 가변 버퍼 ATM 스위치의 시험 설계된 칩에 내장되었다. 시험 설계된 칩은 0.6 ㎛ 2-metal 1-poly CMOS 공정 기술을 이용하여 설계하였다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2004년도 하계학술연구발표회 논문개요집
• /
• pp.12-12
• /
• 2004

• 한국자기학회지
• /
• 제19권1호
• /
• pp.22-27
• /
• 2009

자기터널접합 기반의 MRAM(Magnetoresistive Random Access Memory)의 상용화를 위해서 가장 중요한 이슈는 쓰기 과정(writing operation)에서의 자화반전에 필요한 자화반전전류를 감소시키는 것이다. 본고에서는 나노자기소자 기술의 중요한 분야인 MRAM의 기술발전방향과 특히 스핀전달토크(Spin Transfer Torque, STT)를 이용한 자화반전전류의 저감기술 개발동향을 재료기술, 구조기술 등으로 살펴보았다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2000년도 International Symposium on Magnetics The 2000 Fall Conference
• /
• pp.5-32
• /
• 2000

MRAM, High performance MRAM using MTJS demostrated, fully integrated MTJ MRAM with CMOS circuits, write time ~2.3 nsec; read time ~3 nsec, Thermally stable up to ~350 C, Switching field distibution controlled by size & shape. Magnetic Tunnel Junction Properties, Magnetoresistance: ~50% at room temperature, enhanced by thermal treatment, Negative and Positive MR by interface modification, Spin Polarization: >55% at 0.25K, Insensitive ot FM composition, Resistance $\times$ Area product, ranging from ~20 to 10$^{9}$ $\Omega$(${\mu}{\textrm}{m}$)$^{2}$, Spin valve transistor, Tunnel injected spin polarization for "hot" electrons, Decrease of MTJMR at high bias originates from anode.