• 한국정보통신학회논문지
• /
• 제12권4호
• /
• pp.691-698
• /
• 2008

본 논문은 상위 7-비트와 하위3-비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지 등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A 변환기가 가질 수 있는 장점은 디코딩 논리 회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7\;LSB$로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정된다.

• 한국정보처리학회논문지
• /
• 제2권1호
• /
• pp.66-74
• /
• 1995

이 논문에서는 고속 저전력 분야에 적용하기 위한 8비트, 15MHz A/D 변환기 설계 에 관해 기술한다. 2단 플래시 방식인 서브레인징 구조 A/D 변환기에서 칩 면적을 줄 이기 위해 저항의 수를 감소시킨 전압분할 회로를 설계하였다. 비교기는 80 dB의 이득, 50 MHz의 대역폭, 오프셋 전압이 0.5mV이고, 전압분할 회로의 최대오차는 1mV이다. 설계된 A/D변환기는 ＋5/-5V 공급 전압에 대해 전력소비가 150mW, 지연시간이 65ns 이다. A/D 변환기는 N-well공정을 이용하여 설계하고, 제작하였다. 제안된 변환기는 고속, 저전력, 소형 단일 칩 아날로그-디지탈 혼합 시스템 응용에 적합하다. 시뮬레이 션은 PSPICE를 이용하여 수행하였고, 1차 가공된 칩을 데스트 하였다.

• 한국전자파학회논문지
• /
• 제18권1호
• /
• pp.37-43
• /
• 2007

본 논문에서는 유럽형 점 대 점 마이크로파 고정 통신에 이용되는 주파수 하향 변환기 설계에 있어, 평탄도 개선 측면에서 접근한 단일 평형 주파수 혼합기의 설계 및 제작 결과에 대해 소개하도록 한다. 일반적인 주파수 하향 변환기의 구성에서 주파수 혼합기에 연결되는 RF필터 등의 여파기 임피던스 특성이 RF 대역에서만 유지되고 LO 대역에서는 그 특성이 달라져 LO 구동 전력이 혼합기 다이오드에 불규칙하게 인가됨에 따라 대역 평탄도 특성이 악화된다. 이에 대해 본 논문에서는 영상 대역 제거 필터 및 LO 고조파 필터를 혼합기 내에 집적하고 여파기와 혼합기 포트 간 전기적 길이를 이용하여, 평탄도 특성에 대한 여파기의 영향을 최소로 한 여파기 집적형 주파수 혼합기를 설계하였다. 제작된 주파수 혼합기는 RF 대역 $21.2{\sim}22.6\;GHz$, LO 대역 $19.32{\sim}20.72\;GHz$ IF 대역 1.88 GHz+/-50 MHz의 주파수 재원을 가지며, LO 구동 전력 10 dBm에서 영상 대역 제거 필터를 포함한 변환 손실이 8.5 dB, 대역평탄도 2 dB, 입력 PldB 8 dBm, 입력 IIP3 15 dBm의 특성을 보였다. RF, LO 및 IF 포트의 반사 손실은 각각 -12 dB, -10 dB, -5 dB의 특성을 보였다. LO/RF, LO/IF 격리도는 각각 20 dB, 50 dB로 측정되었다.

• 한국인터넷방송통신학회논문지
• /
• 제18권1호
• /
• pp.159-165
• /
• 2018

논문은 밀리미터파 통신 및 레이더 응용을 위한 저손실 광대역 도파관 변환기를 제안한다. 기존 E-plane 프로브 변환기는 밀리미터파 대역에서 도파관 크기를 고려하여 매우 얇고 유연한 기판을 사용한다. 하지만, 이러한 기판은 휘어지기 쉬우며 이는 성능을 크게 저하시킨다. 이러한 문제점을 해결하기 위하여 변환기 프로브가 도파관 벽면 틈에 삽입되어 고정되는 연장된 E-plane 프로브 구조를 제안하고, 두께가 $127{\mu}m$이고 유전율 2.2인 기판을 사용하여 제작하였다. W-대역 (75-110 GHz)에서 측정된 백투백(back-to-back) 변환기의 삽입 손실은 3cm 길이 도파관을 포함하여 1.35 dB (${\pm}0.35dB$)이며, 반사 손실은 13.8 dB 이상으로 아주 우수한 특성을 보였다. 따라서, 제안된 변환기는 밀리미터파 초고속 흉신 또는 고감도 레이다에 효과적으로 활용될 수 있다.

• 전자공학회논문지D
• /
• 제35D권11호
• /
• pp.31-37
• /
• 1998

감쇠기와 위상 변환기로 구성된 진폭/위상 조정 회로는 위상/이득 상호 결합 현상을 일으켜서 최적 동작점을 찾는 데에는 많은 조정 시간이 필요하다. 본 논문에서는 입력신호의 진폭과 위상을 제어하여 출력하는 벡터 감쇠기를 설계하였다. 종전의 벡터 감쇠기는 감쇠기의 위상 변화 특성을 무시하였으나, 본 논문의 벡터 감쇠기는 감쇠기의 위상 변화 특성을 보상하였다. 이 벡터 감쇠기는 0°/180° 위상 변환기, 저위상 변화 감쇠기등으로 이루어지는데, 0°/180° 위상 변환기는 중심주파수 881MHz에서 0°/179.9° 위상 변환 특성을 얻었고, 저위상 변화 감쇠기는 감쇠량이 25dB일 때 위상 변화가 3.6° 이내, 입출력 반사 특성이 -20dB이하를 얻었다. 구현된 벡터 감쇠기는 출력 신호 공간의 직교 좌표 평면을 정확히 표현할 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제24권8A호
• /
• pp.1259-1264
• /
• 1999

본 논문에서는 파이프라인드 방식의 빠른 변환 속도와 축차 비교 방식의 저전력 구조를 이용하여 고속, 저전력 아날로그 디지털 변환기를 제안하였다. 제안된 구조의 변환 방법은 축차 비교 방식의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기에 비교기의 기준 전위를 전 비교기의 출력값에 의해 변환하도록 하여 고속 동작이 가능하도록 하였다. 제안된 구조에 의해 비디오 신호처리가 가능한 10MS/s 아날로그 디지털 변환기를 0.8$\mu\textrm{m}$ CMOS공정으로 HSPICE로써 시뮬레이션하였다. 6비트 아날로그 디지털 변환기는 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT측정한 결과 37dB의 SNR을 얻을 수 있었으며, 전력 소모는 1.46mW로 측정되었다. 8비트 아날로그 디지털 변환기는 INL/DNL은 각각 $\pm$0.5/$\pm$1이었으며, 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT 측정하였을 때 SNR은 41dB를 얻을 수 있었고, 전력 소모는 4.14mW로 측정되었다.

• 한국전자파학회논문지
• /
• 제27권9호
• /
• pp.825-833
• /
• 2016

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 사용한 저 전력 고 이득 주파수 상향변환기를 이용하여 IEEE 802.15.4 규격을 만족하는 직접 변환 송신기를 제안 및 설계한다. 설계된 RF 직접 변환 송신기는 차동입력 디지털-아날로그 변환기, 수동 저역통과 필터, 가변이득 증폭기, Quadrature 주파수 상향 변환기 그리고 차동 출력 구동증폭기로 구성되어 있다. 제안하는 직접변환 송신기에서 핵심적인 부분은 2.4 GHz Zigbee 규격을 저 전력으로 구동하는데 있다. 특히 Quadrature 주파수 상향변환기는 이득 Boosting을 통하여 적은 전류 소모로도 충분한 이득과 선형성을 보이고 있다. 측정결과, 공급전압 1.2 V에서 송신기의 총 소모 전류는 7.8 mA이고, 최대 출력 전력은 0 dBm 이상 그리고 -30 dBc의 ACPR(Adjacent Channel Power Ratio)을 나타내고 있다.

• 한국컴퓨터정보학회논문지
• /
• 제5권4호
• /
• pp.62-68
• /
• 2000

A/D Board는 Data Acquisition 시스템에서 가장 중요한 하드웨어 기술로써, 컴퓨터를 이용하는 계측기기에 필수적으로 사용되는 장치이다. 특히, 초음파 탐상 장치의 A/D Board는 수 MHz대의 초음파를 디지털로 변환하기 위해 고속의 A/D 변환기가 필요하고, PC 메모리로 직접 전송할 수 있는 DMA 방식의 회로 설계가 요구된다. 본 연구는 측정하려는 대상으로부터 반사된 초음파 신호를 고속의 A/D 변환기에 의해 디지털화 한 후, 데이터의 Peak값을 추출하여 ISA Bus를 통해서 PC로 전송 지켜주는 카드를 설계하였다. 초음파 탐상에 사용되는 주파수가 보통 10MHz 이상이므로 이 신호를 안정적으로 획득하기 위해서는 샘플링 속도가 초음파 주파수 보다 굇배 이상 빨라야 한다. 따라서 50MHz의 샘플링 속도와 8 비트의 분해능을 갖는 A/D 변환기를 사용하였으며, 변환된 초음파 신호를 고속 처리하기 위해 Positive와 Negative Peak Detection 모드를 동시에 동작하도록 VHDL을 이용하여 설계하였다.

• 정보처리학회논문지D
• /
• 제18D권6호
• /
• pp.443-450
• /
• 2011

모델 중심 컴포넌트 기반 개발 방법은 개발 대상 시스템을 하나의 추상컴포넌트로 보고, 재귀적인 컴포넌트의 분화(decomposition)와 정제(refinement) 과정을 통하여 물리적인 컴포넌트를 도출해내는 하향식 개발방식이다. 본 연구에서는 모델 기반 컴포넌트 개발기법을 근간으로 한 컴포넌트 정제 과정에서 정제 전 후의 추상컴포넌트들 간의 행위 일관성을 정형분석하기 위한 모델 변환기를 개발하였다. 이 모델변환기는 컴포넌트의 분화와 정제 전 과정에 걸쳐 사용되어 정제 전 후 컴포넌트 간의 상호작용 오류로 인한 잠재적인 결함을 조기에 발견하고 해결하는데 기여할 수 있다. 본 논문은 추상컴포넌트의 각 구성요소들을 정형검증기 SPIN의 구성요소로 변환하기 위해 사용된 변환방법들과 변환기의 구성요소들을 소개한다. 개발된 변환기는 자동차 거울조종시스템, 무선센서네트워크를 위한 운영체제 등의 사례연구에 적용되어 그 효용성을 입증하였다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.91-97
• /
• 2013

본 논문에서는 NTSC/PAL 아날로그 TV를 구동하기 위한 10-bit current steering D/A 변환기를 제안하였다. 제안하는 D/A 변환기는 50MS/s 의 동작속도를 가지며, 6+4 분할 구조로 설계되었다. 또한 새로운 개념의 자가보정 바이어스 기법을 적용하여 칩 내부의 종단저항을 사용하고도 공정오차를 최소화 하였다. 제안하는 D/A 변환기는 3.3V 0.11um 1-poly 6-metal CMOS 공정을 사용하여 제작되었다. 제작된 칩의 유효 면적은 $0.35mm^2$, 3.3V 전원전압 상에서 약 88mW의 전력소모를 나타내었다. 실험 결과는 변환 속도 50MS/s, 입력 주파수 1MHz에서 SFDR 63.1dB의 특성을 나타내었다.