• 한국통신학회논문지
• /
• 제19권6호
• /
• pp.1038-1045
• /
• 1994

본 논문에서는 CAM에서 발생하는 모든 PSF(Pattern Sensitive Fault)를 검사하기 위한 알고리즘과 테스트회로를 설계하였다. 즉, 짧은 시간에 최소의 부가회로를 이용하여 외부의 장비에 의존하지 않고 테스트하는 내장 테스트회로를 설계하였다. 부가적으로 첨가된 회로로는 병렬비교기와 오류검출기가 있고, 병렬테스팅을 위해서 수정된 디코더를 사용하였다. 또한, 효과적인 테스트패턴을 구하기 위해 Eulerian path의 구성방법에 대해서도 연구를 수행하였다. 결과적으로, 본 논문에서 사용한 알고리즘을 사용하면 워드수에 관계없이 324+2b(b:비트수) 만큼의 동작으로 CAM의 모든 내용을 테스트할 수 있다. 전체 회로중에서 테스트회로가 차지하는 면적은 약 7.5%정도가 된다.

• 전기전자학회논문지
• /
• 제5권1호
• /
• pp.24-34
• /
• 2001

IP주소룩업(address lookup)은 라우터의 인터넷 패킷 처리에서 가장 많은 시간이 걸리는 부분으로써 인터넷 통신의 성능을 좌우한다. 기존 IP주소룩업에서는 룩업데이블의 느린 갱신속도로 인해 룩업정지(lookup blocking) 또는 시효가 지난 경로(obsolete route)에 의한 부정확한 라우팅이 발생할 수 있다. 따라서 고속의 라우팅에서는 룩업처리율이 높으면서도 갱신시간이 짧은 룩업방법이 절실히 필요하게 되었다. 특히 기존 CAM(content addressable memory, 내용 주소화 메모리)을 이용한 IP주소룩업에서는 룩업처리율이 높으면서 동시에 복잡도도 높지 않은 방식은 룩업테이블의 갱신시간이 O(n)으로 오래 걸렸다. 본 논문에서는 룩업테이블의 갱신시간이 O(1)으로 짧으면서도, 룩업처리율이 높고, 복잡도도 높지 않은 파이프라인 CAM 구조(PICAM)를 이용한 새로운 IP주소룩업 방법을 제안한다.

• International Journal of Contents
• /
• 제5권2호
• /
• pp.53-58
• /
• 2009

This paper presents a novel approach in the design of a CAM for an asynchronous cache. The architecture of cache mainly consists of four units: control logics, content addressable memory, completion signal logic units and instruction memory. The pseudo-DCVSL is useful to make a completion signal which is a reference for handshake control. The proposed CAM is a very simple extension of the basic circuitry that makes a completion signal based on DI model. The cache has 2.75KB CAM for 8KB instruction memory. We designed and simulated the proposed asynchronous cache including CAM. The results show that the cache hit ratio is up to 95% based on pseudo-LRU replacement policy.

• 한국통신학회논문지
• /
• 제12권1호
• /
• pp.50-59
• /
• 1987

많은 production rule(혹은 간단히 production)로부터 현 상태에 만족되는 rule을 빨리 찾아내기 위하여 현재까지는 RAM(Ramdom Access Memory)에 탕을 둔 필터(filter)사용등의 여러 방법에 제시되었으나, 본 연구에서는 보다 효율적인 CAM(Content Addressable Memory)의 이용을 제시하고, 이를 위해 CAM의 각 bit에 따라, 용도에 다른 구분 및 데이터 구조를 설계하고, 이를 컴퓨터 시뮬레이션을 통해 기존 RAM을 사용했을 경우와 비교하였다.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.1-9
• /
• 2011

멤리스터(Memristor)는 메모리 레지스터의 합성어로 흐른 전하량에 따라 저항이 스스로 변하고 전원이 끊긴 상태에서도 저항 상태가 기억되는 특수한 메모리 소자이다. 본 논문에서는 차세대 메모리소자로 주목받고 있는 멤리스터를 모델링하고 SPICE 시뮬레이션을 위한 behavior모델을 제시한다. 그리고 제안된 모델을 바탕으로 멤리스터 기반의 M_CAM(Memristor MOS content addressable memory)을 설계하였다. 제안된 M_CAM은 기존의 CAM에 비해서 단위 셀 면적과 평균 전력소모가 각각 40%, 96% 감소하였다. 칩은 0.13${\mu}m$ CMOS 공정에서 공급전압이 1.2V를 갖도록 설계되었다.

• 문화기술의 융합
• /
• 제6권2호
• /
• pp.521-527
• /
• 2020

양자점 셀룰러 오토마타(QCA: Quantum-dot cellular automata)는 차세대 디지털 회로설계 기술로서 주목받는 기술이며, 여러 디지털 회로들이 QCA 환경에서 제안되고 있다. 내용주소화 메모리(CAM: Content-addressable memory)는 내부에 저장된 정보를 바탕으로 탐색을 진행하는 저장장치이며, 네트워크 스위칭 등 특수한 과정에서 빠른 속도를 제공한다. QCA 환경에서 제안된 기존의 CAM 셀 회로들은 필요 면적과 에너지 손실이 크다는 단점이 있다. CAM 셀은 정보가 저장되는 메모리 부와 탐색의 성공 여부를 판단하는 판단부로 구성되며, 본 연구에서는 메모리 부를 다층구조로 설계하여 개선된 QCA CAM 셀을 제안한다. 제안한 회로는 시뮬레이션을 사용하여 동작을 검증하며 기존 회로와 비교 및 분석한다.

• 한국콘텐츠학회논문지
• /
• 제7권3호
• /
• pp.50-59
• /
• 2007

IP 주소 검색은 라우터에서 가장 중요하고 복잡한 기능중 하나이다. 본 논문에서는 고성능 라우터에서 IP 주소 검색의 성능을 향상시키기 위해 LC-trie를 개선하는 기법을 제안한다. TCAM(Ternary Content Addressable Memory)에서 테이블 압축을 위해 이용한 프리픽스 pruning 방법을 LC-trie에 효과적으로 적용한다. 이러한 기법은 메모리 참조 횟수를 감소시키고 검색의 속도를 높일 수 있다. 또한, 실제 사용되는 포워딩 테이블과 트래픽 분포를 사용하여 검색 시간과 메모리 참조 횟수 둥의 관점에서 개선된 기법의 성능을 기존의 LC-trie 기법과 비교 평가한다.

• 한국전자통신학회논문지
• /
• 제10권3호
• /
• pp.357-364
• /
• 2015

본 연구에서는 아날로그 메모리를 이용한 DC-DC 컨버터 제어기를 설계하였다. 이 방식은 기존의 폐루프 방식의 컨버터 제어기가 안고 있는 안정도 문제를 근본적으로 해결하는데 기여하게 될 것이다. 본 연구에서 아날로그 메모리는 컨버터의 출력과 이에 대응되는 최적의 시비율 판단을 위한 연상메모리를 구현하는데 이용된다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취 메커니즘 회로가 사용되며, 병렬의 고속 쓰기와 읽기 동작뿐만 아니라 고집적을 가능하게 하는 시스템 구성이 제안된다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.48-55
• /
• 1998

본 논문에서는 테스트가 용이하도록 ECC(error checking circuit)를 내장하여 테스트를 수행할 수 있는 CAM(content addressable memory)를 설계하였다. 즉, CAM에서 발생하는 읽기, 쓰기 및 매치 동작의 기능 고장을 검사할 수 있는 회로를 내장한 CAM을 설계하였다. 일반적으로 테스트 회로를 내장하면 전체면적의 증가를 가져오게 된다. 본 논문에서는 기존의 병렬 비교기를 사용한 내장(built-in) 테스트 회로의 면적 오버헤드를 줄이기 위해서 새로 제안된 MTA 코드를 이용하였다. 설계한 회로는 VHDL 시뮬레이션을 통하여 검증하였으며, 0.B㎛ double-metal CMOS 공정을 이용하여 레이아웃을 수행하였다. ECC 회로의 경우 CAM의 기본 셀에서 매치기능을 담당하고 있는 XOR회로를 이용함으로써 약 30%정도 면적 감소를 가져왔다.

• 한국통신학회논문지
• /
• 제27권11C호
• /
• pp.1171-1177
• /
• 2002

본 논문에서는 ATM(Asynchronous Transfer Mode) 기반 레이블 에지 라우터에서 POS(Packet over SONET) 정합 기능을 가지는 고속의 IP(Internet Protocol) 패킷 포워딩 엔진을 제안하였다. 포워딩 엔진은 POS 물리층으로부터 수신되는 패킷에 대하여 TCAM(Ternary Content Addressable Memory)을 사용하여 고속의 룩업 처리가 가능하도록 하였다. 또한, 고속의 IP 헤더 처리 및 룩업 제어 기능을 FPGA(Field Programmable Gate Array)로 구현하여 하드웨어적으로 고속의 IP 패킷 포워딩이 가능하도록 하였다. 제안한 포워딩 엔진은 룩업 제어기에 MPLS(Multiprotocol Label Switching) 패킷 처리 기능을 구현함으로써 레이블 에지 라우터 기능도 수행하도록 하였다.