• 한국군사과학기술학회지
• /
• 제21권4호
• /
• pp.437-446
• /
• 2018

This paper describes the real-time logic implementation of orthogonal matching pursuit(OMP) algorithm for compressive sensing digital receiver. OMP contains various complex-valued linear algebra operations, such as matrix multiplication and matrix inversion, in an iterative manner. Xilinx Vivado high-level synthesis(HLS) is introduced to design the digital logic more efficiently. The real-time signal processing is realized by applying dataflow architecture allowing functions and loops to execute concurrently. Compared with the prior works, the proposed design requires 2.5 times more DSP resources, but 10 times less signal reconstruction time of $1.024{\mu}s$ with a vector of length 48 with 2 non-zero elements.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.61-69
• /
• 2009

본 논문은 저 복잡도와 높은 throughput을 지원하는 LDPC 부호화기의 구조에 대하여 제안한다. LDPC 부호화기가 갖는 높은 복잡도 문제를 해결하기 위하여 기존의 복잡도가 높은 행렬 곱셈 연산기 대신에 간소화된 행렬 곱셈 연산기가 제안되었다. 또한 높은 throughput을 지원하기 위하여 행렬 곱셈 연산시 행 방향 연산 및 부분 병렬처리 연산을 적용하였다. 제안된 부호화기 구조의 로직 게이트와 메모리 사용량은 기존의 5단 파이프라인 부호화기의 구조에 비하여 각각 37.4%와 56.7%씩 감소하였다. 또한 40MHz 클럭 주파수에 대해 기존의 부호화기에 비하여 3배 이상의 throughput인 최대 800Mbps의 throughput을 지원한다.

• 한국통신학회논문지
• /
• 제31권2C호
• /
• pp.123-129
• /
• 2006

랜덤하게 생성된 LDPC 부호의 경우 부호화기의 복잡도가 크기 때문에 효과적인 부호화를 위하여 구조적인 설계를 필요로 한다. 본 논문에서는 효율적인 부호화기를 위해 기존에 제안된 eIRA 부호에 순환 행렬의 구조를 적용한 부호화기 구조를 제안하였다. 제안된 순환 행렬 구조는 쉬프트 레지스터를 사용하여 부호화기를 구성할 수 있으며, 순환 행렬의 사용으로 인한 성능 저하를 방지하기 위해 치환 행렬 구조에 해당하는 인터리버를 사용하였다. 제안된 부호는 LDPC 부호화기의 복잡도는 낮추면서도 기존의 부호화기의 성능과 유사한 성능을 보인다.

• 소음진동
• /
• 제2권4호
• /
• pp.265-272
• /
• 1992

The simplest method which has been used extensively for vibration analysis is the transfer matrix method introduced by Myklestad and was later extended by many researchers. The crude approximation results in considerable error on the predicted natural frequencies and to increase the accuracy the number of elements used in the analysis must be increased. In addition, numerical instability can occur as a result of matrix multiplication. Also the main disadvantage of the finite element method is the large computer memory requirements for complex systems. The new method proposed in this paper combines the transfer matrix and finite dynamic element techniques to form a powerful algorithm for vibration analysis of rotor system. It is shown that the accuracy improves significantly when the transfer matrix for each segment is obtained from finite dynamic element techniques.

• 한국인터넷방송통신학회논문지
• /
• 제15권4호
• /
• pp.119-125
• /
• 2015

본 논문에서는 다중 셀 MIMO (multiple-input and multiple-output) 네트워크를 위한 Hadamard 행렬 인터스트림 (interstream) 전송기반 blind 채널추정을 소개한다. 제안 방법은 다중 셀로 된 이동 단말 네트워크를 기반으로 연구된다. MS (mobile station) 는 양 셀로부터 신호를 받는 것으로 가정한다. 가까운 셀로부터 받은 신호는 원하는 신호로 간주되고, 다른 셀로부터 받은 신호는 간섭신호로 간주된다. 채널은 blind이기 때문에 채널을 추정하기 위해 Hadamard 행렬 패턴의 파일럿 (pilot) 스트림 (stream) 을 전송하면, 대규모 MIMO 채널에 대해 보다 쉽고 빠른 채널 추정이 가능하게 된다. Hadamard 행렬 기반시스템의 계산은 오직 복소 가산 (complex addition) 만 필요하기 때문에, 복소 승산 (complex multiplication) 이 필요한 Fourier 변환을 이용한 방법보다 복잡도가 훨씬 줄어든다. 수치적 분석을 통해 본 결과 제안한 방법이 완벽함을 보여준다.

• 한국주조공학회지
• /
• 제28권6호
• /
• pp.261-267
• /
• 2008

In-situ quasicrystalline icosahedral (I) phase reinforced Ti-based bulk metallic glass (BMG) matrix composites have been successfully fabricated by using two distinct thermal histories for BMG forming alloy. The BMG composite containing micron-scale Iphase has been introduced by controlling cooling rate during solidification, whereas nano-scale I-phase reinforced BMG composite has been produced by partial crystallization of BMG. For mechanical properties, micron-scale I-phase distributed BMG composite exhibited lower strength and plasticity compared to the monolithic BMG. On the other hand, nano-scale icosahedral phase embedded BMG composite showed enhanced strength and plasticity. These improved mechanical properties were attributed to the multiplication of shear bands and blocking of the shear band propagation in terms of isolation and homogeneous distribution of nanosize icosahdral phases in the glassy matrix, followed by stabilizing the mechanical and deformation instabilities.

• 한국산학기술학회논문지
• /
• 제21권1호
• /
• pp.20-27
• /
• 2020

일반적으로 비선형 시스템은 1차와 2차 시스템의 곱의 형태로 선형화되며, 시스템은 실근, 중근, 서로 다른 두 실근, 복소근의 4종류의 근을 가진다. 이 논문은 시스템이 가지는 4가지 근 중에서 조단블록을 갖는 중근을 복소근으로 이동시키는 LQ 제어의 가중행렬과 제어법칙을 설계하는 방법에 관한 것이다. 상태가중행렬을 제한 조건으로 하고 성능지수함수를 최소화하는 LQ 제어는 시스템의 안정성을 보장하고 시스템의 근을 이동시키는 극배치 기능을 가지고 있다. 그렇지만 이 방법은 시행착오 방법으로 설계 변수인 가중행렬을 설정하고, 이동되는 근의 위치를 정확히 지정할 수 없는 문제가 있다. 이 문제를 해결하기 위해 해밀토니안 시스템의 특성방정식을 대각행렬의 제어가중행렬과 삼각함수로 표현된 상태가중행렬을 이용하여 기술한다. 이동할 복소근이 이 특성방정식의 근이라는 조건에서 중근과 상태가중행렬의 관계식(𝜌, 𝜃)을 유도하고 상태가중행렬이 양의 반한정행렬이라는 조건에서 중근의 이동범위를 구하고, 좌표평면에 도시한다. 그려진 중근의 이동범위에서 복소근을 선택하여 관계식에 대입하여 상태가중행렬을 계산하고, 이것에서 제어법칙이 구한다. 예제에서 3차 시스템의 중근을 이동시키는 제어법칙의 설계과정을 통해 제안한 방법의 타당성을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제11권3호
• /
• pp.141-149
• /
• 2006

본 논문에서는 회로 설계 소프트웨어에서 사용되는 primal-dual 최적화 문제의 해를 구하기 위해 필요한 삼중 행렬 곱셈 연산 ($P=AHA^{t}$)의 성능 개선에 관하여 연구하였다. 이를 위하여 삼중 행렬 곱셈 연산의 속도를 개선하기 위하여 기존의 2단계 연산 방법을 대신하여 1단계 연산 방법을 제안하고 성능을 분석하였다. 제안된 방법은 희소 행렬 H의 블록 대각 구조의 특성을 이용하여 부동 소숫점 연산량을 감소시킴으로써 성능 개선을 이루었으며 더불어 메모리 사용량도 기존 방법에 비하여 50% 이하로 감소하였다. 그 결과 Intel Itanium II 플랫폼에서 기존 2단계 연산 방법과 비교하여 속도 면에서 주어진 실험 데이터 집합에 대하여 평균 2.04 의 speedup을 얻었다. 또한 본 논문에서는 플랫폼의 메모리 지연량과 예측된 캐쉬 미스율을 이용한 성능 모델링을 통하여 이와 같은 성능 개선 수치의 가능 범위를 보이고 실측된 성능개선을 평가하였다. 이와 같은 연구는 희소 행렬의 성능 개선 연구를 기본 연산이 아닌 복합 연산에 적용하는 연구로써 큰 의미가 있다.

• 한국산학기술학회논문지
• /
• 제19권2호
• /
• pp.608-616
• /
• 2018

일반적으로 비선형 시스템은 1차와 2차 시스템의 곱의 형태로 선형화되며, 시스템의 근은 1차 시스템의 근과 2차 시스템의 중근, 서로 다른 두 실근, 복소근으로 구성된다. 그리고 LQ(Linear Quadratic) 제어는 성능지수함수를 최소화하는 제어법칙을 설계하는 방법으로 시스템의 안정성을 보장하는 장점과 가중행렬 조정으로 시스템의 근의 위치를 조정하는 극배치 기능이 있다. 가중행렬에 의해 LQ 제어는 시스템의 근의 위치를 임의로 이동시킬 수 있지만 시행착오 방법으로 가중행렬을 설정하는 어려움이 있다. 이것은 해밀토니안(Hamiltonian) 시스템의 특성방정식을 이용하여 해결 할 수 있다. 또한 제어가중행렬이 상수의 대칭행렬이면 제어법칙을 반복적으로 적용하여 시스템의 여러 근을 원하는 폐루프 근으로 이동시킬 수 있다. 이 논문은 해밀토니안 시스템의 특성방정식을 이용하여 조단 블록을 갖는 시스템의 중근을 두 실근으로 이동시키는 상태가중행렬과 제어법칙을 계산하는 방법을 제시한다. 삼각함수로 표현된 상태가중행렬로 해밀토니안 시스템의 특성방정식을 구한다. 그리고 이동된 두 실근이 특성방정식의 근이라는 조건에서 중근과 상태가중행렬의 관계식(${\rho},\;{\theta}$)을 유도한다. 상태가중행렬이 양의 반한정행렬이 될 조건에서 중근의 이동범위를 구한다. 그리하여 이동범위에서 선택한 두 실근을 관계식에 대입하여 상태가중행렬과 제어법칙을 계산한다. 제안한 방법을 간단한 3차 시스템의 예제에 적용해본다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권6호
• /
• pp.3208-3229
• /
• 2017

Rectification is an essential procedure for simplifying the disparity extraction of stereo matching algorithms by removing vertical mismatches between left and right images. To support real-time stereo matching, studies have introduced several look-up table (LUT)- and computational logic (CL)-based rectification approaches. However, to support high-resolution images, the LUT-based approach requires considerable memory resources, and the CL-based approach requires numerous hardware resources for its circuit implementation. Thus, this paper proposes a multi-level accumulation-based rectification method as a simple CL-based method and its circuit implementation. The proposed method, which includes distortion correction, reduces addition operations by 29%, and removes multiplication operations by replacing the complex matrix computations and high-degree polynomial calculations of the conventional rectification with simple multi-level accumulations. The proposed rectification circuit can rectify $1,280{\times}720$ stereo images at a frame rate of 135 fps at a clock frequency of 125 MHz. Because the circuit is fully pipelined, it continuously generates a pair of left and right rectified pixels every cycle after 13-cycle latency plus initial image buffering time. Experimental results show that the proposed method requires significantly fewer hardware resources than the conventional method while the differences between the results of the proposed and conventional full rectifications are negligible.