• 제목/요약/키워드: Common mode 전압

검색결과 84건 처리시간 0.026초

Bus 전압 레귤레이션을 위한 쌍방향 Buck-Boost DC-DC컨버터 (Bi-directional Buck-Boost DC-DC Converter for Bus Voltage Regulation)

  • 고태일;김양모
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1994년도 하계학술대회 논문집 A
    • /
    • pp.348-350
    • /
    • 1994
  • In this paper, bi-directional buck-boost DC-DC converter for bus regulation system is presented. This converter which has one buck and one boost topology achieves bi-directional power flow using a common power inductor and alternative power switches. By connecting the battery to bus line, it can be regulated to bus voltage and charged the battery alternatively. And as an application, a mode controller is adopted to the converter.

  • PDF

트랜스컨덕턴스 특성을 개선한 새로운 CMOS Rail-to-Rail 입력단 회로 (A Novel CMOS Rail-to-Rail Input Stage Circuit with Improved Transconductance)

  • 권오준;곽계달
    • 전자공학회논문지C
    • /
    • 제35C권12호
    • /
    • pp.59-65
    • /
    • 1998
  • 본 논문에서는 트랜스컨덕턴스 특성을 개선한 새로운 CMOS Rail-to-Rail 입력단 회로를 설계하였다. 회로 모의 실험기 HSPICE를 통해서 새로운 입력단 회로의 동상 입력 전압 범위에 대한 새로운 회로의 성능을 검증하였다. 새로운 입력단 회로는 기존의 Rail-to-Rail 입력단 회로에 동상 입력 전압에 따라서 동작조건이 변하는 4개의 입력 트랜지스터와 4개의 전류원/싱크를 추가함으로써 구성된다. 새로운 입력단 회로는 두 차동 회로 중에서 어느 한 회로만이 동작하는 영역에서는 신호증폭에 기여하는 트랜지스터의 DC 전류양에는 영향을 미치지 않는 반면, 두 차동 회로가 모두 동작하는 영역에서는 신호증폭에 기여하는 트랜지스터의 DC 전류양을 1/4로 감소시킨다. 그 결과 새로운 입력단 회로는 강반전 영역에서 전 동상 입력 전압 범위에 걸쳐 거의 일정한 트랜스컨덕턴스 특성과 단일 이득 주파수 특성을 보이며 전 동상 입력 전압 범위에 대해서 최적의 주파수 보상을 가능하게 한다.

  • PDF

멀티레벨 인버터의 기술동향 및 제어특성 연구 (The Study on Technical Trend and Control Characteristics of Multi-Level Inverter)

  • 서광덕;김종규;박영민;조성준
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2002년도 전력전자학술대회 논문집
    • /
    • pp.339-342
    • /
    • 2002
  • 최근 전력변환장치에서 전압형 인버터를 사용함에 따라 과도한 dv/dt로 인한 전동기의 절연 파괴, EMI 발생 및 Common mode 노이즈 등으로 인한 문제가 발생되고 있다. 이러한 문제는 별도의 필터를 추가하거나 인버터의 출력 전압을 많은 수의 멀티레벨로 구성할수록 줄어드는 것으로 알려져 있다. 따라서 본 연구는 이와 같은 문제점을 고려하여 전력변환장치에 대한 기술조사결과 입출력 고조파 특성이 개선되고 별도의 필터가 필요 없는 H-Bridge Inverter의 Proto Type을 통해 제어특성에 관한 것을 고찰하였다.

  • PDF

CMOS Class-E 전력증폭기의 Cascode 구조에 대한 게이트바이어스 효과 분석 (Analysis of the Gate Bias Effects of the Cascode Structure for Class-E CMOS Power Amplifier)

  • 서동환
    • 한국전자파학회논문지
    • /
    • 제28권6호
    • /
    • pp.435-443
    • /
    • 2017
  • 본 논문에서는 cascode 구조가 적용된 Class-E 스위칭 모드 CMOS 전력증폭기의 common-gate 트랜지스터 게이트 바이어스 효과에 대해 분석하였다. 게이트 바이어스 효과를 확인하기 위해서 전력증폭기의 DC 전력소모, 효율을 분석하였다. 분석 결과를 통해서 전력증폭기의 최고 효율을 보여주는 common-gate 트랜지스터의 게이트 바이어스가 일반적으로 사용하는 전력증폭기 전원 전압보다 낮음을 확인하였다. 트랜지스터의 게이트 바이어스가 계속 감소함에 따라 on-저항을 확인하여 커지고, 이에 따라 출력, 효율이 감소하는 것도 확인하였다. 이 두 가지 현상을 통해 게이트 바이어스가 스위칭 모드 전력증폭기에 미치는 영향을 분석하였다. 이 분석을 증명하기 위해서 $0.18{\mu}m$ RF CMOS 공정으로 1.9 GHz 스위칭 모드 전력증폭기를 설계하였다. 앞에서 설명한 것처럼 전력증폭기의 최대 효율은 전력증폭기의 인가 전압(3.3 V)보다 낮은 2.5 V에서 확인할 수 있었다. 이 때 최고 출력은 29.1 dBm, 최고 효율은 31.5 %이다. 측정 결과를 통해서 스위칭 모드 전력증폭기 common-gate 트랜지스터의 게이트 바이어스 효과를 실험적으로 확인하였다.

UHF RFID Tag Chip용 저면적·고신뢰성 512bit EEPROM IP 설계 (Design of Small-Area and High-Reliability 512-Bit EEPROM IP for UHF RFID Tag Chips)

  • 이동훈;김려연;장지혜;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제16권2호
    • /
    • pp.302-312
    • /
    • 2012
  • 본 논문에서는 UHF RFID 태그 칩용 512bit EEPROM의 저면적 설계 기술과 고신뢰성 기술을 제안하였다. 저면적회로는 디코딩 로직(decoding logic)을 단순화한 WL 구동 회로, BGR 회로 대신 저항 분배기(resistor divider)를 이용한 VREF 발생회로이다. Magnachip $0.18{\mu}m$ EEPROM 공정을 이용하여 설계된 512bit EEPROM IP의 레이아웃 크기는 $59.465{\mu}m{\times}366.76{\mu}m$으로 기존 회로를 사용한 EEPROM 대비 16.7% 줄였다. 그리고 쓰기 모드(write mode)를 빠져나올 때 DC-DC 변환기(converter)에서 출력되는 부스팅된 출력전압을 VDDP(=3.15V)로 방전시키는 대신, 공통접지(common ground)인 VSS로 방전시키는 방식을 제안하여 VDDP 전압을 일정하게 유지함으로써 5V 소자가 파괴되는 문제를 해결하였다.

전영역에서 선형 전류 관계를 갖는 일정 트랜스컨덕턴스 연산 증폭기의 설계 (A Constant-gm Global Rail-to-Rail Operational Amplifier with Linear Relationship of Currents)

  • 장일권;곽계달;박장우
    • 전자공학회논문지SC
    • /
    • 제37권2호
    • /
    • pp.29-36
    • /
    • 2000
  • 본 논문에서는 트랜지스터 동작영역에 독립적인 일정 트랜스컨덕턴스 rail-to-tail 입력회로 및 AB-급 출력회로를 갖는 2단 연산증폭기를 제시한다. rail-to-rail 입력회로는 추가 NMOS 및 PMOS 차동 입력단 구조를 사용하여, 전체 동상 입력 전압에서 항상 일정한 트랜스컨덕턴스를 갖도록 하였다. 이러한 입력단 회로는 기존 MOS의 정확한 전류-전압 관계식을 사용하지 않고, 트랜지스터의 동작영역에서, 즉 강 반전 및 약 반전, 독립적인 새로운 광역 선형 전류관계를 제안한다. 본 논문에서 제안한 입력단 회로를 SPICE를 사용하여 모의실험 결과, 전체 동상 입력 전압에 대해서 4.3%의 변화율이 나타남을 검증하였다. AB-급 출력단 회로는 공급 전압원에 독립적인 일정한 동작 전류값을 갖고, 출력 전압은 Vss+0.1에서 Vdd-0.15까지 구동하는 전압 특성을 나타내었다. 또한 출력단은 AB-급 궤환 제어 방식을 사용하여 저전압에서 동작 할 수 있다. 전체 연산 증폭기의 단일-이득 주파수 및 DC 전압이득 변화율은 각각 4.2% 및 12%로 나타냈다.

  • PDF

PWM 인버터 시스템에서의 전도노이즈 저감을 위한 출력필터 설계에 관한 연구 (Output Filter Design for Conducted EMI Reduction of PWM Inverter-Fed AC Motor Drive System)

  • 김이훈;박규현;원충연;김영석;최세완
    • 전력전자학회논문지
    • /
    • 제6권6호
    • /
    • pp.546-555
    • /
    • 2001
  • 본 논문에서는 PWM 인버터-유도전동기 구동시스템의 전도노이즈 저감을 위한 출력필터 설계에 관한 연구를 수행하였다. 전도노이즈는 고전압 입력, 고용량 구동시스템 그리고 긴 전동기 터미널 등의경우에서 크게 문제가 된다. 고압력을 갖는 시스템에서는 높은 압력에 비례한 직류 링크 전압을 갖고 이에 따라 스위칭 dv/dt가 순간 최대 CM 접지전류를 발생시킨다. 그러므로 이에 대한 대책이 필요하다. 따라서 최근 산업 현장에서 많이 사용되고 있는 PWM 인버터를 설계 제작하여 유도전동기를 구동하고 이에 따라 발생되는 전도노이즈 성분을 감쇠 시킬 수 있는 출력필터를 설계하였고 제작 및 실험을 통하여 그 타당성을 입증하였다.

  • PDF

초크코일을 이용한 SPD 조합회로의 잔류전압 저감기법 (A method for reducing the residual voltage of hybrid SPD circuit using choke coils)

  • 이태형;조성철;한후석;엄주홍
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
    • /
    • pp.1488-1489
    • /
    • 2006
  • Gas Discharge Tubes (GDTs) are widely used as surge protectors for communication applications due to their small internal capacitance. In these days, however, they are mostly used in combined configurations, because the activation voltage required to initiate the discharge process in the GDTs for sufficient amount of time can be large enough to damage surge-sensitive protected circuits. For GDTs with a considerably high initial over-voltage value, we should limit the peak voltage using a TVS or filter. As for ZnO varistors, even though their performance for voltage restriction is excellent their applications in high-frequency communication circuits have been limited because of higher internal capacitance when compared to the GDTs. In order to develop a surge protector for communication applications by taking advantages of these two devices, we built a combination circuit that connects a GDT and a ZnO varistor along with a choke coil in common and differential modes. We describe how the applied SPDs operate in protection process steps with the actual data obtained from the residual voltage measurements at each step. The experiment results show that the surge voltage restriction with the choke coil is more effective in differential mode than in common mode.

  • PDF

대지전위와 통신회선 잡음.발생에 대한 고찰 (A Study on the Generation of the Earth Potential and Communication Line Noise)

  • 여상근;박찬원
    • 조명전기설비학회논문지
    • /
    • 제21권10호
    • /
    • pp.181-189
    • /
    • 2007
  • 본 논문에서는 전기철도에서 발생하는 대지전위와 통신회선의 잡음에 대한 실험적 증명에 관한 것이다. 대지전위차가 발생하는 곳에서 전력유도잡음전압과 케이블 평형도 등을 측정할 경우 계측 오차가 심각하게 발생되는 것으로 나타났다. 측정결과, 고속철도 인접한 곳의 통신케이블은 시스층에 지전류가 많이 흐르는 차폐 케이블보다 일반 케이블을 그대로 사용하는 것이 잡음피해를 보다 줄일 수 있음이 실험 결과로 확인 되었다.

저전압 저전력 혼성신호 시스템 설계를 위한 800mV 기준전류원 회로의 설계 (A Novel 800mV Beta-Multiplier Reference Current Source Circuit for Low-Power Low-Voltage Mixed-Mode Systems)

  • 권오준;우선보;김경록;곽계달
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2008년도 하계종합학술대회
    • /
    • pp.585-586
    • /
    • 2008
  • In this paper, a novel beta-multiplier reference current source circuit for the 800mV power-supply voltage is presented. In order to cope with the narrow input common-mode range of the OpAmp in the reference circuit, shunt resistive voltage divider branches were deployed. High gain OpAmp was designed to compensate intrinsic low output resistance of the MOS transistors. The proposed reference circuit was designed in a standard 0.18um CMOS process with nominal Vth of 420mV and -450mV for nMOS and pMOS transistor respectively. The total power consumption including OpAmp is less than 50uW.

  • PDF