• 제목/요약/키워드: Clock performance

검색결과 566건 처리시간 0.027초

UFIR 필터 Ladder 알고리즘 이용 GPS Holdover 성능 추정 (Estimation of GPS Holdover Performance with Ladder Algorithm Used for an UFIR Filter)

  • 이영규;양성훈;이창복;허문범
    • 제어로봇시스템학회논문지
    • /
    • 제21권7호
    • /
    • pp.669-676
    • /
    • 2015
  • In this paper, we described the simulation results of the phase offset performance of a clock in holdover mode which was normally operated in GPS Disciplined Oscillator (GPSDO). In the TIE model, we included the time error term caused by environmental temperature variation because one of the most important parameters of clock phase error is the frequency offset and drift caused by the variation of temperature. For the simulation, we employed Maximum Time Interval Error (MTIE) for the performance evaluation when the frequency offset and drift are estimated by using an Unbiased Finite Impulse Response (UFIR) filter with ladder algorithm. We assumed that the noise in the GPS measurement is white Gaussian with zero mean and 1 ns standard deviation, and temperature linearly varies with a slope of $1{^{\circ}C}$ per hour. From the simulation results, the followings were observed. First, with the estimation error of temperature of less than 3 % and the temperature compensation period of less than 900 seconds, the requirement of CDMA2000 phase synchronization under 10 us could be achieved for more than 40,000 seconds holdover time if we employ an OCXO (Oven Controlled Crystal Oscillator) clock. Second, in order to achieve the requirement of LTE-TDD under 1.5 us for more than 10,000 seconds holdover time, below 3 % estimation error and 500 seconds should be retained if a Rubidium clock is adopted.

RFID 프로토콜의 충돌방지 알고리즘의 성능 개선과 알고리즘 비교 (Performance Improvement of Anti-collision Algorithm for RFID Protocol and Algorithm Comparison)

  • 임정현;김지윤;좌정우;양두영
    • 전자공학회논문지CI
    • /
    • 제44권6호
    • /
    • pp.51-61
    • /
    • 2007
  • 본 논문에서는 RFID 시스템에 사용되는 무선 환경 표준 프로토콜 중 UHF 대역 프로토콜인 ISO 18000-6군의 타입들과 EPCglobal의 클래스들에 대한 충돌방지 알고리즘을 구현하였다. 또한 표준 프로토콜의 성능을 개선한 충돌방지 알고리즘을 제안하고, 링크타이밍의 클록 주기를 2세대 클래스-1 주기인 $12.5{\mu}s$로 동일하게 한 상태에서 그 성능을 비교하였다. 그 결과, 500개의 태그가 리더인식영역 내에 동시에 존재할 때 표준 프로토콜에 대한 태그인식 성능은 1세대 클래스-1, Type B, Type A, 클래스-0, 2세대 클래스-1의 차례로 좋아지고, 개선된 프로토콜에 대한 태그인식 성능은 Type B, Type A, 1세대 클래스-1, 클래스-0, 2세대 클래스-1의 순서로 좋아진다. 그러므로 프로토콜로 규정된 클록 주기와 리더와 태그 간의 링크타이밍에 따라 태그 인식성능이 현저히 달라짐을 알 수 있다.

고속 저전력 VLSI를 위한 가변 샘플링 윈도우 플립-플롭의 설계 (Variable Sampling Window Flip-Flops for High-Speed Low-Power VLSI)

  • 신상대;공배선
    • 대한전자공학회논문지SD
    • /
    • 제42권8호
    • /
    • pp.35-42
    • /
    • 2005
  • 본 논문에서는 전력소모 감소 및 강건성 (robustness) 향상을 위한 새로운 구조의 플립-플롭을 제안한다. 가변 샘플링 윈도우 플립-플롭(Variable sampling window flip-flop, VSWFF)은 입력 데이터에 따라 샘플링 윈도우의 폭을 변화시켜 강인한 데이터-래치 동작을 제공할 뿐 아니라 더욱 짧은 hold time을 갖는다. 또한, 이 플립-플롭은 입력 스위칭 행위(input switching activity)가 큰 경우에 기존의 저전력 플립-플롭보다 내부 전력소모를 감소시킬 수 있다. 클럭 진폭 감쇄형 가변 샘플링 윈도우 플립-플롭(Clock swing-reduced variable sampling window flip-flop, CSR-VSWFF)은 작은 스윙 폭의 클럭을 사용함으로써 클럭분배망(clock distribution network)의 전력소모를 감소시킬 수 있다. 기존의 클럭 진폭 감쇄형 플립-플롭(Reduced clock swing flip-flop, RCSFF)과 달리, 제안된 플립-플롭은 공급전압만으로 동작하므로 고전압의 발생 및 분배로 인한 설계 상의 비용증가를 제거한다. 시뮬레이션 결과, 기존의 플립-플롭과 비교하여 더욱 좁은 샘플링 윈도우에서도 불변의 지연값(latency) 을 유지하고 전력-지연 곱(power-delay product, PDP)이 개선됨을 확인하였다. 제안된 플립-플롭의 성능을 평가하기 위하여 $0.3\mu m$ CMOS 공정기술을 이용하여 테스트 칩을 설계하였으며, 실험 결과, VSWFF는 입력 스위칭 행위가 최대일 때 전력소모가 감소하며 CSR-YSWFF를 이용하여 설계된 동기 카운터는 부가 고전압의 사용 없이 전력소모가 감소됨을 확인하였다.

작은 클럭 주기를 이용한 복수버퍼를 가지는 다단 상호연결 네트워크의 해석적 성능분석 (Performance Analysis of Multibuffered Multistage Interconnection Networks using Small Clock Cycle Scheme)

  • 문영성
    • 인터넷정보학회논문지
    • /
    • 제6권4호
    • /
    • pp.141-147
    • /
    • 2005
  • Ding과 Bhuyon은 다단 상호연결 네트워크(MIN: Multistage Interconnection Networks)에서 패킷 이동이 작은 클럭 주기를 사용하면서 각 쌍의 이웃 단 내에 한정된다면 네트워크의 성능이 상당히 향상될 수 있다는 것을 보였다. 본 논문에서는 작은 클럭 주기를 가지는 복수 버퍼를 가진 MIN의 성능을 평가하기 위한 정확한 모델을 제안하며, 이전에 사용되던 방법들과 비교함으로써 제안한 방식의 상대적인 효과를 검증한다.

  • PDF

SDH 시스템에서의 포인터 조정지터 감소 알고리듬 및 성능 연구 (A Study on The Algorithm and Its Performance Evaluation for Reducing the Pointer Adjustment Jitter in a SDH-based system)

  • 이창기;김재근
    • 전자공학회논문지A
    • /
    • 제30A권2호
    • /
    • pp.1-9
    • /
    • 1993
  • For frame synchronization in synchronous multiplexer based on SDH (Synchronous Digital Hierarchy), pointer justification mechanism (opinter adjustment) to compensate small frequency differences between the received uline clock and local clock is sed. But these pointer adjustment will introduce jitter onto tributary signal. This paper presents the bit leaking method to reduce those jitter to a level compatible with existing specification, where the simulation shows that this method reduces pointer adjustment jitter.

  • PDF

GPS를 이용한 위치 결정에서의 오차 해석 (An Error Analysis of GPS Positioning)

  • 박찬식
    • 제어로봇시스템학회논문지
    • /
    • 제7권6호
    • /
    • pp.550-557
    • /
    • 2001
  • There are several applications and error analysis methods using GPS(Global Positioning System) In most analysis positioning and timing errors are represented as the multiplication of DOP(Dilution Of Precision) and measurement errors, which are affected by the receiver and measurement type. Therefore, lots of DOPs are defined and used to analyze and predict the performance of positioning and timing systems. In this paper, the relationships between these DOPs are investigated in detail, The relationships between GDOP(Geometric DOP), PDOP(Position DOP) and TDOP(Time DOP) in the absolute positioning are de-rived. Using these relationships, the affect of clock bias is analyzed. The relationships between RGDOP(Relative DOP) and PDOP are also derived in relative positioning where the single difference and double dif-ference techniques are used. From the results, it is expected that using the common clock will give better performance when the single difference technique is used while the effects of clock is eliminate when the double difference technique is used. Finally, the error analyses of dual frequency receivers show that the narrow lane measurements give more accurate results than wide line of or L1. L2 independent measurements.

  • PDF

SEED 알고리즘용 암호 보조 프로세서의 설계 (Design of Cryptographic Coprocessor for SEED Algorithm)

  • 최병윤
    • 한국통신학회논문지
    • /
    • 제25권9B호
    • /
    • pp.1609-1617
    • /
    • 2000
  • 본 논문에서는 SEED 알고리즘을 구현하는 암호 보조 프로세서를 설계하였다. 속도 와 면적 사이의 상반 관계를 고려하여, 암호 보조 프로세서는 1 라운드 동작을 3개의 부분 라운도로 나누고, 클럭마다 하나의 부분 라운드를 수행하는 구조를 갖는다. 동작속도를 향상시키기 위해서 암호 및 복호 동작의 라운드 키를 온라인 사전 계산 기법을 사용하여 계산하였으며, 다양한 분야에 응용할 수 있도록 4가지 동작 모드를 지원한다. 그리고 데이터의 외부 입출력 동작에 따른 성능 저하 문제를 제거하기 위해, 암호 보조 프로세서의 암.복호 동작과 데이터의 입출력 동작을 병렬로 수행하는 방식을 사용하였다. 설계한 암호 보조 프로세서는 $0.25{\mu}m$ CMOS 공정으로 설계되었으며, 설계된 회로는 약 29,300개의 게이트로 구성되며, 100 Mhz 동작 주파수와 ECB 동작 모드 조건에서 약 237 Mbps의 암.복호율의 성능을 얻을 수 있었다.

  • PDF

만성 조현병 환자의 시계 그리기 검사 수행과 신경심리 기능 간의 관련성 (Relationship between Clock-Drawing Performance and Neuropsychological Functions in Patients with Chronic Schizophrenia)

  • 권미연;박민석;김명선
    • 대한조현병학회지
    • /
    • 제23권1호
    • /
    • pp.15-28
    • /
    • 2020
  • Objectives: This study investigated the relationship between clock-drawing test (CDT) performance and neuropsychological functions in patients with chronic schizophrenia. Methods: Thirty-one patients with schizophrenia and 30 healthy controls participated in this study. The CDT was administered in three conditions and analyzed using both quantitative and qualitative scoring systems. Comprehensive neuropsychological tests were administered. Results: The results of the quantitative analysis showed that the schizophrenia group performed significantly worse in all three conditions of the CDT compared with the control group. However, no significant differences were observed between the two groups, when the IQ and educational level were controlled. The qualitative analysis showed that the schizophrenia group exhibited significantly more errors in "graphic difficulty" compared with the control group. In addition, CDT quantitative scores were significantly correlated with visuospatial function, memory, attention and executive functions in patients with schizophrenia. Conversely, each qualitative error type was correlated with specific cognitive domains. Furthermore, "graphic difficulty" and "spatial/planning deficit" were identified as predictors of depression symptoms in patients with schizophrenia. Conclusion: The present study demonstrated that the CDT is useful for assessing cognitive dysfunctions in patients with schizophrenia, while qualitative analyses provide more specific information about cognitive deficits compared with quantitative analyses.

Performance Analysis of Real-time Orbit Determination and Prediction for Navigation Message of Regional Navigation Satellite System

  • Jaeuk Park;Bu-Gyeom Kim;Changdon Kee;Donguk Kim
    • Journal of Positioning, Navigation, and Timing
    • /
    • 제12권2호
    • /
    • pp.167-176
    • /
    • 2023
  • This study presents the performance analysis of real-time orbit determination and prediction for navigation message generation of Regional Navigation Satellite System (RNSS). Since the accuracy of ephemeris and clock correction in navigation message affects the positioning accuracy of the user, it is essential to construct a ground segment that can generate this information precisely when designing a new navigation satellite system. Based on a real-time architecture by an extended Kalman filter, we simulated orbit determination and prediction of RNSS satellites in order to assess the accuracy of orbit and clock prediction and signal-in-space ranging errors (SISRE). As a result of the simulation, the orbit and clock accuracy was at 0.5 m and 2 m levels for 24 hour determination and six hour prediction after the determination, respectively. From the prediction result, we verified that the SISRE of RNSS for six hour prediction was at a 1 m level.

인터넷 기반 분산 환경에서 시각 동기를 위한 임베디드 시스템 (An Imbedded System for Time Synchronization in Distributed Environment based on the Internet)

  • 황소영;유동희;이기준
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제11권3호
    • /
    • pp.216-223
    • /
    • 2005
  • 컴퓨터 클럭은 자체의 불안정한 요소, 물리적 특성, 외부 환경의 요인, 사용자의 개입 및 시스템의 오류 요소로 인해 정확도와 안정도에 한계를 갖는다. 따라서 정밀한 시각 관련 처리가 필요한 시스템의 경우 표준 시각에의 동기화가 요구된다. 시각 동기의 목적은 분산 처리 시스템 상에 전역 시각 기저를 제공하는데 있다. 일단 이러한 시각 기저가 존재하게 되면, 분산 시스템 상에서 처리되는 일련의 작업들은 시각을 바탕으로 제어가 가능하기 때문이다. 본 논문은 인터넷 기반 분산 환경에서 시각 동기를 위한 임베디드 시스템의 설계 및 구현에 대해 제시한다. 시스템은 참조 시각원으로 GPS(Global Positioning System)를 사용하고, NTP(Network Time Protocol)를 통해 표준시(UTC: Universal Time Coordinated)를 제공함으로써 분산 시스템의 시각 동기를 이룬다. 이를 위해 안정적인 시각 유지 및 정확하고 정밀한 표준 시각 제공 요건을 만족하는 클럭 모델을 설계, 적용하였다. 네트워크 관리를 위해SNMP(Simple Network Management Protocol) 기반 private MIB(Management Information Base)를 정의하였고, 전체 시스템의 구현 및 성능 평가 결과도 제시하였다.