• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.199-203
• /
• 2004

In this paper, we only describe the digital block of two-channel 18-bit analog-to-digital (A/D) converter employing sigma-delta method and xl28 decimation. The device contains two fourth comb filters with 1-bit input from sigma­delta modulator. each followed by a digital half band FIR(Finite Impulse Response) filters. The external analog sigma-delta modulators are sampled at 6.144MHz and the digital words are output at 48kHz. The fourth-order comb filter has designed 3 types of ways for optimal power consumption and signal-to-noise ratio. The following 3 digital filters are designed with 12tap, 22tap and 116tap to meet the specification. These filters eliminate images of the base band audio signal that exist at multiples of the input sample rate. We also designed these filters with 8bit and 16bit filter coefficient to analysis signal-to-noise ratio and hardware complexity. It also included digital output interface block for I2S serial data protocol, test circuit and internal input vector generator. It is fabricated with 0.35um HYNIX standard CMOS cell library with 3.3V supply voltage and the chip size is 2000um by 2000um. The function and the performance have been verified using Verilog XL logic simulator and Matlab tool.

• 한국통신학회논문지
• /
• 제28권3C호
• /
• pp.271-278
• /
• 2003

본 논문에서는 CDMA 하향링크에서 최적화가 용이한 새로운 다층 신경망을 제안하고 이를 적용한 신경망 수신기를 레이크 수신기와 비교하여 CDMA 하향링크에서 간섭이 제거되어 성능이 개선되었음을 입증하였다. 새로운 다층신경망은 기존의 다층신경망에 비해 시스템 복잡도가 개선되고 최적화가 용이하면서 기존의 다층신경망과 동일한 간섭제거에 의한 성능 향상 효과를 얻을 수 있어 실제 시스템에 적용하기에 적합하다. CDMA 하향링크에서 요구되는 고속의 데이터 전송을 위해 BLAST를 시작으로 STS, STTC, STC 등 다양한 STD 기술들이 제시되었으나 타사용자의 정보부재로 다중사용자 검파가 불가하고 충분한 수의 안테나를 장착할 수 없는 하향링크의 한계로 실질적으로 채널효율증대 효과가 미흡한 실정이다. ［10］-［15］이러한 문제점을 해결하기 위하여 복잡한 채널환경에 대해 적응능력이 뛰어나고, 고속의 병렬처리의 장점을 갖으며, 실시간 구현이 용이한 최적화된 단계층 신경망을 이용해서 다중사용자 간섭을 제거하였다. 여기에 STC 기술들을 접목시킨다면 CDMA 단말기의 획기적인 채널효율증대 가능성을 기대할 수 있을 것이다.

• Journal of Semiconductor Engineering
• /
• 제1권1호
• /
• pp.57-63
• /
• 2020

Complementary metal-oxide-semiconductor (CMOS) technology is now facing a power scaling limit to increase integration density. Since 1970s, multi-valued logic (MVL) has been considered as promising alternative to resolve power scaling challenge for increasing information density up to peta-scale level by reducing the system complexity. Over the past several decades, however, a power-scalable and mass-producible MVL technology has been absent so that MVL circuit and system implementation have been delayed. Recently, compact MVL device researches incorporating multiple-switching characteristics in a single device such as 2D heterojunction-based negative-differential resistance (NDR)/transconductance (NDT) devices and quantum-dot/superlattices-based constant intermediate current have been actively performed. Meanwhile, wafer-scale, energy-efficient and variation-tolerant ternary-CMOS (T-CMOS) technology has been demonstrated through commercial foundry. In this review paper, an overview for MVL development history including recent studies will be presented. Then, the status and its future research direction of MVL technology will be discussed focusing on the T-CMOS technology for peta-scale information processing in semiconductor chip.

• 제어로봇시스템학회논문지
• /
• 제4권3호
• /
• pp.384-391
• /
• 1998

When a device is mounted on the PCB, it is impossible to have zero defects due to many unpredictable problems. Among these problems, devices with bent corner leads due to mis-handling and which are not placed at a given point measured along the axis are principal problem in SMT(Surface Mounting Technology). It is obvious that given the complexity of the inspection task, the efficiency of a human inspection is questionable. Thus, new technologies for inspection of SMD(Surface Mounting Device) should be explored. An example of such technologies is the Automated Visual Inspection(AVI), wherein the vision system plays a key role to correct this problem. In implementing vision system, high-speed and high-precision are indispensable for practical purposes. In this paper, a new algorithm based on the Radon transform which uses a projection technique to inspect the FIC(Flat Integrated Circuit) device is proposed. The proposed algorithm is compared with other algorithms by measuring the position error(center and angle) and the processing time for the device image, characterized by line scan camera.

• 대한전자공학회논문지SD
• /
• 제40권1호
• /
• pp.61-71
• /
• 2003

본 논문에서 제안하는 GNS 시퀀스는 SoC 연결 고 장 테스트를 수행할 때 aliasing 고장 증후와 confounding 고장 증후를 고 장 증후를 발생시키지 않는 시퀀스로 연결 고장 위치의 분석을 효과적으로 수행할 수 있다. GNS 시퀀스는 과거 보드 수준의 연결 테스트를 수행하기 위한 IEEE 1149.1 std. 와 유사한 구조로 SoC 의 연결 테스트를 수행하게 되어있는 IEEE P1500 에 적용하여 SoC 내부의 IP 상호간에 존재하는 연결 고장을 검출하고 그 위치를 분석하는데, 이때 입력되는 테스트 시퀀스의 길이가 기른 연구들에 비해 처소의 값을 가짐으로써 연결 테스트 수행 시간을 단축할 수 있는 효과적인 연결 테스트 알고리듬이다.

• 전자공학회논문지SC
• /
• 제41권6호
• /
• pp.27-35
• /
• 2004

유한 필드, 즉 Galois 필드는 에러 정정 코드, 디지털 신호처리, 암호법(cryptography)와 같은 광범위한 응용 분야에 사용되고 있다. 이 응용들은 종종 GF(2/sup m/)에서 지수제곱 연산을 필요로 한다. 기존에 제안되었던 방법들은 지수제곱 연산을 반복, 순환적인 곱셈으로 구현하여 계산시간이 많이 걸리거나, 또는 구현 시 하드웨어 구조가 복잡하여 하드웨어 비용이 큰 경우가 많았다. 본 논문에서는 지수제곱 연산을 하는 효과적인 방법을 제안하고 이를 VHDL로 구현하였다. 이 회로는 지수의 각 비트에 해당하는 곱셈 항들을 계산하고 이 들을 곱함으로써 지수제곱 연산을 계산한다. 과거에는 이 알고리즘이 원시 다항식의 근의 지수제곱 연산을 계산하는 데 사용되는 것으로 국한되어 있었으나, 본 논문에서는 이 알고리즘을 GF(2/sup m/)의 임의의 원소의 지수제곱 연산으로 확장하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.59-63
• /
• 2004

본 논문에서는 역지향성 능동배열 안테나용 2-포트 주파수 혼합기를 설계 제작하였다. 역지향성 안테나는 임의의 방향에서 입사하는 전파를 그 방향으로 되돌려 복사시키는 안테나 배열 시스템으로서, 주파수 혼합기는 반사파가 입사 반대방향의 파면(wave front)을 갖기 위한 공액변위기로 작용된다. 2-포트 주파수 혼합기에서는 RF/IF 신호가 동일 포트를 사용함으로써 입력단의 신호 결합회로를 사용하지 않아도 되는 장점을 갖는다. 비선형소자는 p-HEMT가 사용되었으며, -10㏈m의 LO 전력에서 변환손실 -l㏈와 RF 전력 -15㏈m의 1-㏈ 억압점이 측정되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.809-811
• /
• 2010

3차원 그래픽 응용이 가능한 소형 모바일 기기에서의 부동소수점 연산 처리는 전력소모가 많고 하드웨어 비용이 많이 들며 연산 해상도가 너무 정확한 연산보다는 적절한 해상도를 확보하되 하드웨어 자원을 적게 소모하고 전력소모가 낮을수록 바람직하다. 비용이 많이 소요되는 부동소수점 연산은 곱셈과 나눗셈이며, 로그 변환을 이용하면 곱셈과 나눗셈을 덧셈과 뺄셈으로 변환하여 고속 동작을 구현할 수 있으며, 이는 로그 함수값을 얼마나 실제값에 근사화 시킬 수 있는지에 따라 성능이 좌우된다. 본 연구에서는 이러한 고속 부동소수점 연산에 적용될 수 있는 로그변환 회로에 대한 동향을 조사하되, 설계 시 중요하게 고려해야 할 점과 로그변환 회로가 어떻게 근사화되고 적용될 수 있는지에 대하여 상세히 분석한다.

• 대한원격탐사학회지
• /
• 제20권1호
• /
• pp.57-64
• /
• 2004

In GIS-based network analysis, topological measure of network structure can be considered as one of important factors in the urban transportation analysis. Related to this measure, it is known that the connectivity indices such as alpha index and gamma index, which mean degree of network connectivity and complexity on a graph or a circuit, provide fundamental information. On the other hand, shimbel index is one of GIS-based spatial metrics to characterize degree of network concentration. However, the approach using these quantitative indices has not been widely used in practical level yet. In this study, an application program, in complied as extension, running on ArcView- GIS is implemented and demonstrated case examples using basic layers such as road centerline and administrative boundary. In this approach, geo-spatial imagery can be effectively used to actual applications to determine the analysis zone, which is composed of networks to extract these indices. As the results of the implementation and the case examples, it is notified that alpha and gamma indices as well as shimbel index can be used as referential data or auxiliary information for urban planning and transportation planning.

• 한국컴퓨터정보학회지
• /
• 제2권1호
• /
• pp.121-129
• /
• 1995

결함 시뮬레이션은 테스트 생성의 중요한 과정이며 테스트가 올바른지 검증하거나 결함사전을 작성하는 데에 쓰인다. 본 논문에서는 회로의 신뢰성을 검증하기 위해 사용되는 테스트 패턴을 효율적으로 생성하기 위하여 역추적 결함 시뮬레이션 알고리즘을 제안하였다. 제안한 알고리즘의 기본구성은 초기화 과정, 역추적 결함 시뮬레이션 과정 및 입력패턴의 변화가 생겼을 때 즉 리스트변화가 있을때의 재계산 과정 등 3부분으로 되어 있다. 기본개념은 역추적 과정에서 출력선을 제어하지 못하는 입력을 커팅하므로서 최소의 결함리스트를 유지하는 것이며 리스트의 변화가 생겼을 때 논리변화가 일어나는 신호선만 재계산한다. 제안한 알고리즘은 기억장소의 요구도를 O(n)으로 줄이고 수행시간을 향상시켜 효율적임을 보인다.