• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 춘계학술대회 논문집 에너지변화시스템부문
• /
• pp.156-160
• /
• 2009

This paper presents the interleaved active-clamping ZVS(Zero Voltage Switching) forward converter, which is mainly composed of two active-clamping forward converters. Only two switches are required, and each one is the auxiliary switch for the other. The circuit complexity and cost are thus reduced. The leakage inductance of the transformer or an additional resonant inductance is employed to achieve ZVS during the dead times. The duty cycles are not limited to be equal and within 50%. The complementary switching and the resulted interleaved output inductor currents diminish the current ripple in output capacitors. Accordingly, the smaller output chokes and capacitors lower the converter volume and increase the power density. Detailed analysis and design of this new interleaved active-clamping forward converter are described.

• 전기학회논문지
• /
• 제61권1호
• /
• pp.34-40
• /
• 2012

Flux linkage of phase windings or phase inductance is an important parameter in determining the behavior of a switched reluctance motor (SRM) [1-8]. Therefore, the accurate prediction of inductance at aligned and unaligned rotor positions makes a significant contribution to the design of an SRM and its analytical approach is not straightforward due to nonlinear flux distribution. Although several different approaches using a finite element analysis (FEA) or curve-fitting tool have been employed to compute phase inductance [2-5], they are not suitable for a simple design procedure because the FEA necessitates a large amount of time in both modeling and solving with complexity for every motor design, and the curve-fitting requires the data of flux linkage from either an experimental test or an FEA simulation. In this paper, phase inductance at aligned and unaligned rotor positions is estimated by means of numerical method and magnetic equivalent circuit as well, and the proposed approach is analytically verified in terms of the accuracy of estimated inductance compared to inductance computed by an FEA simulation.

• Journal of Magnetics
• /
• 제18권1호
• /
• pp.57-64
• /
• 2013

Flux linkage of phase windings is a key parameter in determining the behavior of a switched reluctance motor (SRM) [1-8]. Therefore, the accurate prediction of flux linkage at aligned and unaligned rotor positions makes a significant contribution to the design of an SRM and its analytical approach is not straightforward due to nonlinear saturation in flux. Although several different approaches using a finite element analysis (FEA) or a curve-fitting tool have been employed to compute phase flux linkage [2-5], they are not suitable for a simple design procedure because the FEA necessitates a large amount of time in both modeling and solving with complexity for every motor design, and the curve-fitting requires the data of flux linkage from either an experimental test or an FEA simulation. In this paper, phase flux linkage at aligned and unaligned rotor positions is estimated by means of a reluctance network, and the proposed approach is analytically verified in terms of accuracy compared to FEA.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.139-141
• /
• 2019

Capacitive power transfer has an advantage in the simplicity of the energy link structure. So, the conventional phase -shift full bridge sometime is not always the best choice because of its complexity and high cost. On the other hand, the link capacitance is usually very low and requires high-frequency operation, but, the series resonant converter loses zero-voltage switching feature in the light load condition, which makes the switching loss high especially in CPT system. The paper proposes a new low-cost topology based on asymmetric half-bridge to achieve simplicity as well as wide zero voltage switching range. The design procedure is presented, and circuit operations are analyzed and verified by simulation.

• 전기전자학회논문지
• /
• 제13권2호
• /
• pp.118-125
• /
• 2009

통신시스템에서 데이터 전송이 고속으로 이루어지면서, 하드웨어의 복잡성, 전력소모, 가격 등의 이유로 클럭을 제외한 데이터만 수신단으로 보내는 방식이 사용되어지고 있다. 따라서, 고속으로 수신된 데이터에서 클럭 신호를 추출하는 것이 필요하며, 추출된 클럭을 이용하여 데이터를 복원하는 클럭/데이터 복원회로(CDR)에 관한 연구가 활발히 이루어지고 있다. 본 논문에서는 0.18um CMOS 공정을 이용하여 10Gbps CDR 회로를 설계하였다. 전력소모와 회로의 복잡도를 줄이기 위해 quarter-rate bang-bang 유형의 위상 검출기를 사용하였으며, 지터 특성 향상을 위해 LC 유형의 4단 VCO를 사용하였다. 모의실험 결과, 설계된 CDR 회로는 1.8V 전원전압에서 80mW의 전력을 소모하며, 2.2ps,pp의 클럭 지터 특성을 보인다. 패드를 제외한 칩 레이아웃 면적은 1.26mm$\times$1.05mm이다.

• 한국전자통신학회논문지
• /
• 제15권5호
• /
• pp.827-834
• /
• 2020

본 연구는 주파수 체배기 이론을 이용하여 초고주파 항공용 레이다를 위한 3차 고조파 믹서 설계에 대한 연구이다. 기본 믹서 설계 방법과는 달리 주파수 체배기 이론을 이용하여 국부 주파수(LO)의 3차 고조파 성분이 최대가 되는 게이트 바이어스 전압을 선택하여 중간주파수(IF)에서 3차 고조파 혼합(mixing) 성분이 최대가 되도록 하였다. 제안한 고조파 믹서는 플라스틱 패키지의 상용 GaAs MESFET 소자를 이용하여 설계 및 제작하여 기존 초고주파 믹서의 높은 변환손실, 회로 복잡성, 높은 가격 및 제작 복잡도를 개선할 수 있었다. 제안한 설계 방법을 이용한 3차 고조파 믹서는 33 GHz ~ 36 GHz 대역에서 8 ~10 dB 변환손실 특성 및 0 dBm 선형성 (P1dB) 특성을 나타내었다.

• 한국전자통신학회논문지
• /
• 제9권12호
• /
• pp.1337-1344
• /
• 2014

디지털 가입자회선과 같은 통신에서 반향 제거기의 목적은 수신 경로에서 하이브리드 회로에 의해 누출되는 전송 신호를 보상하는 것이다. 일반적으로 전이중 통신에서 사용되는 반향 제거기는 지엽적인 신호에 의해 동작되는 적응 시스템이며, 최소 평균 제곱 알고리듬으로 구현된 반향 제거기가 많이 사용되어 왔지만 적은 계산 양의 장점을 가지는 반면에 느린 수렴 성능을 보인다. 또한, 반향 제거기의 길이는 성능과 수렴속도에 직접적인 영향을 미치며, 긴 시간동안 변화하는 반향을 제거하기 위해서는 반향 제거기의 계수 개수가 커야 하는데, 이것은 적응 필터의 수렴 속도를 감소시킨다. 본 논문에서는 통신 채널에서의 반향 제거에 대한 새로운 방법을 제안한다. 제안한 방법은 순방향 알고리듬과 역방향 알고리듬의 가중 결합으로 구성된 양방향 최소 평균 제곱 알고리듬을 사용하여 반향 제거기의 최적의 계수를 계산한다. 마지막으로 수학적 해석 및 모의실험을 통해 제안한 반향 제거기가 계산 양의 증가가 없이 거의 동일한 계산 양으로 기존의 반향 제거기보다 수렴 속도가 빠르다는 사실을 확인하였다.

• 한국통신학회논문지
• /
• 제31권8C호
• /
• pp.806-815
• /
• 2006

디지털 변복조 장치에는 디지털 신호의 표본화 속도를 변환시키는 표본화 속도 변환기(SRC: sample rate converter)가 필요한데, 여기에 사용되는 저역필터의 구현 문제를 연구하였다. 표본화 속도 변환율이 클 경우에는 저역필터의 신호처리 연산량이 많아져서 구현에 부담이 되므로 연산량을 감소시키는 방안이 중요하다. 본 논문에서는 이 필터를 2 단의 직렬 필터로 분할하여 구현하는 설계 방법을 제시하였고, 1 단 구조의 단일 필터로 구현하였을 경우에 비교하여 신호처리 연산량이 감소되는 것을 확인하였다. 표본화 속도 변환율이 증가할수록 2 단분할 방안에 의한 연산량 감소 효과는 증가하며, 변환율이 32 에서는 72 %까지 감소되는 것을 확인하였다. 변환율을 2 단으로 분할함에 있어서도 인수의 조합에 따라서 감소 효과가 다르게 나타났으므로, 여러 변환율에 대하여 최적 성능의 분할율을 조사하였다. 저역필터는 다상 필터 구조를 갖는 FIR 필터를 대상으로 하였으며, 필터계수의 설계는 Parks-McCllelan 알고리즘을 이용하였다.

• 한국통신학회논문지
• /
• 제36권10A호
• /
• pp.809-815
• /
• 2011

본 논문에서는 고속 RS(Reed-Solomon) 복호기의 KES(Key Equation Solver) 블록 구현에 ME(Modified Euclidean) 알고리즘을 효율적으로 설계할 수 있는 구조를 제안하고 구현하였다. 제안된 구조에서는 각 PE(Processing Element) 블록을 제어하기 위해 새로운 상대변수를 정의하고 다항식으로 표현함으로써, 입출력 신호가 간단해지고, 차수계산회로가 필요 없기 때문에 회로의 복잡도를 줄일 수 있다. 또한, PE 회로가 오류 정정 능력 t와 무관하기 때문에, t가 증가함에 따라 KES 블록의 하드웨어 복잡도가 선형적으로 증가하는 장점을 가진다. 제안된 구조와 기존의 구조를 비교하기 위해, RS(255,239,8) 복호기에 대한 KES 블록을 구현하고, 0.13um CMOS cell library를 이용하여 합성하였다. 실험 결과로부터, 제안된 구조를 이용하여 적은 gate count로 고속 RS 복호기 구현이 가능함을 알 수 있다.

• 한국통신학회논문지
• /
• 제34권1A호
• /
• pp.27-33
• /
• 2009

본 논문에서는 고속 이동성을 갖는 통신 시스템에서 회귀 신경망을 기반으로 한 페이딩 신호 예측 기법을 제안하고, 이를 이용한 송신 전력 제어를 제안하였다. 회귀 신경망의 연산 결과를 해석적으로 도출하여, 신경망 특유의 회로 복잡도 문제를 해결하고, 연산된 채널 예측치를 이용하여 최대비 결합(maximum ratio combining)방식으로 여러 개의 송신 안테나에 대하여 채널 이득을 산출하고, 이 산출된 값으로 송신 안테나 각각에 대한 송신 전력을 제어하였다. 모의 실험 결과 채널 예측 기반 전력 제어를 하지 않은 것에 비해 쥐어난 성능을 나타냄을 보여준다. 기존의 대부분의 연구들이 페이딩 신호에 강인한 수신기술에 대하여 연구를 하였거나 페이딩 신호에 대한 채널 예측도 저속의 이동성에 국한되어진 것에 비하여, 제안된 채널예측 방법은 개회로 전력제어에 적용하는 경우 송신단에서 페이딩의 영향을 제거하여 신호를 송신하기 때문에 수신 단에서 여타의 요소기술들을 매우 단순하게 설계하거나 시스템의 복잡도를 획기적으로 개선시킬 수 있는 가능성을 제시하였다.