• 한국전자파학회논문지
• /
• 제13권7호
• /
• pp.633-640
• /
• 2002

본 논문에서는 이중공진 칩 meander 안테나를 제안하였다. 제안된 안테나는 기존 meander 안테나의 소형화 특성을 유지하면서 인접한 주파수에서 이중공진하는 특징을 갖는다. LTCC-MLC 공정을 이용하여 제작하였고, 2.20 GHz와 2.883 GHz에서 이중공진(주파수비=1.35)하며, meander 패치의 크기는 15.7 mm $\times$ 6.52 mm( 0.32 λg $\times$ 0.133 λg)이다. 그리고 이중공진 meander 안테나의 추가적인 소형화를 위해 3차원 구조를 제안한다. 이 3차원 구조를 이용하여 약 50 %의 크기를 추가적으로 소형화하였다. 전류분포를 통해 제안된 안테나가 이중공진하는 원리를 확인하였고, 제작된 안테나의 반사손실 및 방사패턴의 특성을 분석하였다.

• 전기학회논문지
• /
• 제57권12호
• /
• pp.2276-2280
• /
• 2008

In this paper, we present thermal dependancy of LED package element by changing temperature of MCPCB for design high efficiency LED lamp, and confirmed influence of LED chip against temperature with analysis of thermal resistance and thermal capacitance. As increasing temperature, WPOs were decreased from 25 to 22.5 [%] and optical power were also decreased. that is decreased reason of optical power that forward voltage was declined by decrease of energy bandgap. Therefore optical power by temperature of MCPCB should consider to design lamp for street light and security light. Moreover, compensation from declined optical efficiency is demanded when LED package is composed. Also, thermal resistances from chip to metal PCB were decreased from 12.18 to 10.8[$^{\circ}C/W$] by changing temperature. Among the thermal resistances, the thermal resistance form chip to die attachment was decreased from 2.87 to 2.5[$^{\circ}C/W$] and was decreased 0.72[$^{\circ}C/W$] in Heat Slug by chaning temperature. Therefore, because of thermal resistance gap in chip and heat slug, reliability and endurance of high power LED affect by increasing non-radiative recombination in chip from heat.

• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.338-343
• /
• 2006

본 논문은 저비용 고성능으로 패킷암호 처리를 할 수 있는 VPN 시스템의 구조와 그 설계에 대해서 소개한다. 제안하는 시스템 구조는 보안장비용 다기능 네트워크 프로세서와 전용 암호패킷 처리 칩의 2개의 컴페니언 칩들로 구성되어 있으며, 즉각적인 활용을 위해 필요한 운영체제의 구축 및 디바이스 드라이버, 컴파일러와 이를 기반으로 한 IPSec VPN의 핵심 엔진에 대해 구축한 방안이 언급된다. 특히, 계산력을 많이 필요로 하는 블록 암호 알고리즘인 3DES, AES, SEED는 별도의 칩으로 구현되어 범용성이 뛰어난 것이 특징이며, 이 칩의 성능 평가 결과를 소개한다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.56-65
• /
• 2009

최근 SoC의 집적도가 증가함에 따라 칩 내부의 통신 효율성은 시스템 성능에 직접적인 영향을 미치고 있다. 이에 따라 칩내부의 통신 메커니즘은 과거 shared wire를 이용한 버스 시스템에서 라우터를 기반으로 하는 NoC로 진화하고 있다. 하지만, NoC 내부의 라우터는 컨트롤 로직이 복잡해짐에 따라 신호 전달 과정에서 지연시간을 증가시켜 NoC의 성능을 제한시킨다. 따라서 본 논문에서는 이러한 지연시간을 개선시키기 위하여 낮은 복잡도를 갖는 라우터를 제시한다. 제안한 라우터의 구조 검증 및 성능 평가를 위하여 ESL 기법의 시뮬레이션 플랫폼을 구축하였다. 본 논문에서 제안한 NoC 구조는 기존의 VC 라우터 기반의 NoC에 비해 대역폭은 약 1-2% 정도 감소하였지만, 평균적으로 약 50%의 지연시간이 감소 효과를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.481-484
• /
• 2007

본 논문에서는 임베디드시스템에 기초를 둔 시스템온칩을 구성하는 방법을 제안하였다. 제안한 방법은 이전의 방법에 비해 좀 더 콤팩트하고 효과적이다. 이 방법은 높은 수행시뮬레이션을 요구하고 하드웨어/소프트웨어 통합설계 툴을 사용하여 구현을 위한 실행 가능한 규격화된 적절함을 요구한다. 시스템 인터페이스 처럼 이미 존재하고 있는 부품의 재사용은 지원되지만, 작업 이후는 단지 하드웨어/소프트웨어 통합설계 툴의 프로그램에 의해 수행되어진다. 실제 설계 흐름은 모든 프로세스를 통하여 요구되는 구현으로부터 모든 설계 단계 사이의 궤환을 허용하게끔 설명되어진다. 향후 좀더 진보된 임베디드시스템에 기초를 둔 시스템은칩을 구성하는 방법이 요구된다.

• 마이크로전자및패키징학회지
• /
• 제18권1호
• /
• pp.41-47
• /
• 2011

Currently, there is widespread adoption of silicon-based technologies for the implementation of radio frequency (RF) integrated passive devices (IPDs) because of their low-cost, small footprint and high performance. Also, the need for high speed data transmission and reception coupled with the ever increasing demand for mobility in consumer devices has generated a great interest in low cost devices with smaller form-factors. The UWB BPF makes use of lumped IPD technology on a silicon substrate CSMP (Chip Scale Module Package). In this paper, this filter shows 2.0 dB insertion loss and 15 dB return loss from 7.0 GHz to 9.0 GHz. To the best of our knowledge, the UWB band-pass-filter developed in this paper has the smallest size ($1.4\;mm{\times}1.2\;mm{\times}0.40\;mm$) while achieving equivalent electrical performance.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제51권7호
• /
• pp.328-334
• /
• 2002

The DNA chips are devices associating the specific recognition properties of two DNA single strands through hybridization process with the performances of the microtechnology. In the literature, the "Gene chip" or "DNA chip" terminology is employed in a wide way and includes macroarrays and microarrays. Standard definitions are not yet clearly exposed. Generally, the difference between macro and microarray concerns the number of active areas and their size, Macroarrays correspond to devices containing some tens spots of 500$\mu$m or larger in diameter. microarrays concern devices containing thousnads spots of size less than 500$\mu$m. The key technical parameters for evaluating microarray-manufacturing technologies include microarray density and design, biochemical composition and versatility, repreducibility, throughput, quality, cost and ease of prototyping. Here we report, a new method in which minute particles are arranged in a random fashion on a chip pattern using random fluidic self-assembly (RFSA) method by hydrophobic interaction. We intend to improve the stability of the particles at the time of arrangement by establishing a wall on the chip pattern, besides distinction of an individual particle is enabled by giving a tag structure. This study demonstrates the fabrication of a chip pattern, immobilization of DNA to the particles and arrangement of the minute particle groups on the chip pattern by hydrophobic interaction.ophobic interaction.

• 한국정보통신학회논문지
• /
• 제11권8호
• /
• pp.1564-1573
• /
• 2007

현재 사용 중인 프린터의 토너에 부착된 토너 잔량 검출 회로는 PCB 회로기판을 사용함으로써 부피가 비교적 큰 상태이므로 보다 경량 소형화된 프린트에 사용하기에는 부적합하다. 본 연구에서는 이와같은 소형화된 회로를 one chip함으로써 경쟁력이 있는 제품을 개발한다. 2005년 이후 출시 된 프린터에 사용되는 토너에는 칩이 필수적으로 부착되어야 한다. 따라서 앞으로의 재생시장에서 사용될 칩의 수요는 점점 커질 것이다. 세계적인 레이저 프린터 메이커들이 프린터에서 사용되는 토너카트리지의 정보를 관리하여 고객 서비스를 한다는 취지로 프린터에 부착되는 칩으로 인해 재생토너의 생산이 불가능하다. 본 연구에서는 재생토너를 생산하기 위해 필수적으로 부착되는 칩을 개발한다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.65-72
• /
• 2005

공정기술과 EDA 툴의 발전에 따라서 하나의 실리콘 다이(Die)에 많은 IP가 집적되고 멀티프로세서가 포함되는 SoC 구조가 가능해지고 있다 그러나 대부분의 기존 SoC 버스는 공유버스 구조라는 문제점으로 인해 통신의 병목현상이 발생하고 이는 전체 시스템 성능을 저하시키는 요인이 된다. 많은 경우에 멀티프로세서 시스템의 성능은 CPU 자체의 속도보다는 효율적인 통신과 균형있는 연산의 분배가 좌우하게 된다 따라서 충분한 SoC 버스 대역폭(Bandwidth)을 확보하기 위한 하나의 해결책으로 크로스바 라우터(Crossbar Router)를 이용하여 효율적인 온 칩 버스구조인 SoC Network Architecture(SNA)를 제안한다. 제안된 SNA구조는 다중 마스터(multi-master)에 대해 다중 채널(multi-channel)을 제공하여 통신의 병목현상을 크게 줄일 수 있으며 뛰어난 확장성을 지원한다. 제안된 구조에 따라 모델 시스템을 설계하고 시뮬레이션을 진행한 결과 AMBA AHB 버스에 비해 평균 $40\%$ 이상 효율이 증가했다.

• 마이크로전자및패키징학회지
• /
• 제25권1호
• /
• pp.1-10
• /
• 2018

최근 플렉서블 OLED, 플렉서블 반도체, 플렉서블 태양전지와 같은 유연전자소자의 개발이 각광을 받고 있다. 유연소자에 밀봉 혹은 봉지(encapsulation) 기술이 매우 필요하며, 봉지 기술은 유연소자의 응력을 완화시키거나, 산소나 습기에 노출되는 것을 방지하기 위해 적용된다. 본 연구는 봉지막(encapsulation layer)이 반도체 칩의 내구성에 미치는 영향을 고찰하였다. 특히 다층 구조 패키지의 칩의 파괴성능에 미치는 영향을 칩의 center crack에 대한 파괴해석을 통하여 살펴보았다. 다층구조 패키지는 폭이 넓어 칩 위로만 봉지막이 덮고있는 "wide chip"과 칩의 폭이 좁아 봉지막이 칩과 기판을 모두 감싸고 있는 "narrow chip"의 모델로 구분하였다. Wide chip모델의 경우 작용하는 하중조건에 상관없이 봉지막의 두께가 두꺼울수록, 강성이 커질수록 칩의 파괴성능은 향상된다. 그러나 narrow chip모델에 인장이 작용할 때 봉지막의 두께가 두껍고 강성이 커질수록 파괴성능은 악화되는데 이는 외부하중이 바로 칩에 작용하지 않고 봉지막을 통하여 전달되기에 봉지막이 강하면 강한 외력이 칩내의 균열에 작용하기 때문이다. Narrow chip모델에 굽힘이 작용할 경우는 봉지막의 강성과 두께에 따라 균열에 미치는 영향이 달라지는데 봉지막의 두께가 작을 때는 봉지막이 없을 때보다 파괴성능이 나쁘지만 강성과 두께의 증가하면neutral axis가 점점 상승하여 균열이 있는 칩이 neutral axis에 가까워지게 되므로 균열에 작용하는 하중의 크기가 급격히 줄어들게 되어 파괴성능은 향상된다. 본 연구는 봉지막이 있는 다층 패키지 구조에 다양한 형태의 하중이 작용할 때 패키지의 파괴성능을 향상시키기 위한 봉지막의 설계가이드로 활용될 수 있다.