• 한국전자파학회논문지
• /
• 제28권7호
• /
• pp.571-575
• /
• 2017

논문은 $0.13{\mu}m$ TSMC CMOS 공정을 이용한 위상 배열 안테나의 C-대역 양방향 T/R 칩셋에 관한 연구이다. 위상 배열 안테나의 필수 부품인 T/R 칩셋은 6 비트 위상변위기, 6 비트 가변 감쇄기, 양방향 증폭기로 구성하였다. 위상 변위기의 경우 정밀한 빔 조향을 위해서 $5.625^{\circ}$의 간격으로 최대 $354^{\circ}$까지 제어가 가능하며, 측엽 레벨을 제어하기 위한 가변 감쇄기는 0.5 dB 간격으로 최대 31.5 dB까지 감쇄가 가능하다. 또한, 1.2 V의 안정적인 전원공급을 위한 LDO(Low Drop Output) 레귤레이터와 디지털 회로의 제어가 간편하도록 SPI(Serial Peripheral Interface)를 집적화 하였으며, 칩 크기는 패드를 포함하여 $2.5{\times}1.5mm^2$이다.

• 대한전자공학회논문지TC
• /
• 제41권8호
• /
• pp.79-85
• /
• 2004

본 논문에서는 고속 데이터 무선인식에 적용 될 2.45㎓ 수동형 RF-ID 시스템을 개발하였다. RF-ID 시스템은 수동형 태그 와 리더로 구성되어 있다. RF-ID 수동형 태그는 제로 바이어스 쇼트키 다이오드를 사용한 정류기, ID 칩, ASK 변조회로 그리고 backscatter 슬롯 안테나로 구성되어있다. 또한, ASK 변조를 위한 스위칭 소자로서 바이폴라 트랜지스터를 이용하여 저전력 소모 변조회로를 구성하였으며 태그의 슬롯 안테나는 일반 패치 안테나보다 광대역 특성을 갖는다. RF-ID 리더는 circulator를 사용하여 단일 마이크로스트립 패치 어레이 안테나를 사용하였으며 종래의 방식에서 채택하는 double-balanced mixer구조를 사용하지 않고 single-balanced mixer구조를 채택함으로서 회로의 복잡성을 개선하고 전체적인 단말기 크기를 소형화 가능하도록 설계하였다. 측정결과 동작주파수는 2.4 GHz이고 출력은 27 dBm (500 mW)에서 감지거리 1 m로 나타났다. 리더에서 측정된 변조신호는 -46.76 dBm이며 주파수는 57.2 kHz이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.502-505
• /
• 2011

본 논문에서는 컨테이너화물 안전수송에 사용되는 ConTracer에 활용할 2.45GHz 및 GPS 통합 안테나 보드를 설계하고자 한다. 설계된 통합 안테나 보드는 컨테이너 도어에 적용하고자 컨테이너 도어에 해당되는 모형 모델링하여 철재물에 대한 RF 영향에 대해 시뮬레이션하여 그 결과를 반영하여 2.45GHz 안테나 보드를 설계하였으며 GPS 안테나는 세라믹 재질로 제작하였다. 적용하는 ConTracer라는 것은 각 컨테이너화물의 정보를 거점별 리더기로 서버측에 전송하는 장비로서, 항만 물류산업에 크게 활용되는 장치이다. 이 ConTracer 장비에 사용되는 2.45GHz 및 GPS 안테나 보드는 컨테이너 환경에 초점을 맞춰 설계할 필요가 있으며 컨테이너 재질(전부금속), 컨테이너에 실장되는 RF 모듈단의 크기와 접지를 모두 고려한 통합 안테나 보드 설계가 필요하다. 따라서 본 논문은 컨테이너 도어 부분만 모델링하여 최적의 안테나 파라미터들의 성능이 구현될 수 있도록 2.45GHz 안테나 보드를 제작하고 세라믹 재질로 GPS 안테나를 제작하여 그 특성을 측정하였다.

• 한국전자파학회논문지
• /
• 제24권7호
• /
• pp.678-685
• /
• 2013

본 논문에서는 하이브리드 급전 구조를 가지는 이중 대역 GPS 패치 안테나를 설계하였다. 설계된 개별 안테나는 GPS 배열 안테나로 사용되며, 배열에서 개별 안테나의 방향을 조절하여 패턴 왜곡 및 간섭을 최소화하였다. 제안된 안테나는 GPS $L_1$(1.5754 GHz), $L_2$(1.2276 GHz) 대역에서 각각 공진하는 2개의 방사 패치를 가지고 있으며, 광대역 및 원형 편파 특성을 구현하기 위해 칩 커플러를 이용한 2-포트 급전 방법을 사용하였다. 설계된 개별 안테나를 각각의 장착 위치에서 네 방향(${\phi}=0^{\circ}$, ${\phi}=90^{\circ}$, ${\phi}=180^{\circ}$, ${\phi}=270^{\circ}$)으로 돌려가며 중앙 안테나와 가장 적은 패턴 왜곡과 간섭을 가지는 방향으로 안테나를 장착하였다. 배열 안테나 측정 결과, 중앙 안테나의 전면 방향 이득은 $L_1$과 $L_2$ 대역에서 0.3 dBic, -1.0 dBic, 측면 안테나의 전면 방향 이득은 $L_1$과 $L_2$ 대역에서 1.6 dBic, 1.0 dBic를 가지며, 이를 통해 제안된 배열 안테나가 이중 대역 GPS 배열 안테나로 사용 가능함을 확인하였다.

• 한국통신학회논문지
• /
• 제34권12B호
• /
• pp.1452-1458
• /
• 2009

본 논문에서는 다기능 복합 카드용 극초단파(UHF) 대역 소형 태그 안테나를 제안하였다. 현재 일반적으로 HF 대역 태그와 UHF 대역 태그가 장착된 듀얼 카드가 사용되고 있다. 본 논문에서는 기존 듀얼 카드에 지문인식 시스템이 탑재됨으로써 발생하는 공간상 제약 및 주변 도체로 인한 RFID 태그 인식거리 성능 저하를 최소화한 다기능 복합 카드용 극초단파 대역 RFID 소형 태그 안테나를 제안하였다. 제안된 극초단파 대역 RFID 소형 태그 안테나는 HF 태그 및 지문인식 시스템이 탑재된 제한된 공간에 적용 가능한 다기능 복합 카드용이며 테이퍼트, 미앤더 라인 및 루프 구조를 변형시킴으로써 소형화 및 태그 칩 매칭을 가능하게 하였다. 제안된 소형 태그 안테나는 카드 재질 특성 및 주변 회로를 감안하여 설계하였으며 작은 크기($50{\times}15\;mm^2$)로 PET필름에 제작 되었다. RFID 소형 태그 측정 방법은 무반사실에서 EPCglobal Static Test 장비를 이용하여 측정하였으며 기존 사용 중인 듀얼 카드와 차량 내부 및 지갑을 이용해서 다양한 비교 측정을 하였다. 측정 결과 EPCglobal Static Test 결과 인식거리는 3.8 m, 필드테스트 결과 차량 내부에서 최대 인식거리 7.6 m로 양호한 결과를 확인하였으며 제안된 태그 안테나는 지자체에서 주차통제보안시스템에 사용될 예정이다.

• 대한전자공학회논문지TC
• /
• 제46권1호
• /
• pp.60-63
• /
• 2009

본 논문에서는 2.3-2.7GHz의 WiMAX용 TDD 중계기의 송수신 안테나 제어를 위해서 상향링크 구간과 하향링크 구간에 대한 구분 신호를 생성하는 모듈을 설계 및 구현하였다. RF 처리부와 Baseband 처리부로 나뉘어 설계하였으며, 본 회로의 기능은 WiMAX 신호와 시간 동기를 맞추고, 상향링크 구간과 하향링크 구간에 대한 구분 신호를 생성하는 것이므로, RF 처리부에는 수신경로만 구현되어 있다. 또한 RF 처리부의 대부분을 하나의 칩으로 제작하여 설계 면적을 최소화 하였으며, WiMAX 신호의 Preamble과 DL-MAP 정보를 검출하기 위해서 WiMAX Modem을 사용하여 Baseband 처리부를 설계하였다. 본 설계는 국내외의 2.3-2.7GHz WiMAX 신호에 대해 모두 처리가 가능하다.

• Journal of electromagnetic engineering and science
• /
• 제4권4호
• /
• pp.183-189
• /
• 2004

In this paper, the Eigen-RAKE receiver in wideband direct sequence code-division multiple access(DS-CDMA) systems with downlink smart antenna is analyzed for different spreading bandwidths(1.25 MHz, 5 MHz, 10 MHz) and different channel environments(macro, micro). The realistic spatio-temporal wideband multipath channel is assumed, one of which is standardized multiple-input single-output(MISO) radio channel model for WCDMA link-level simulations proposed by $3^{rd}$ generation partnership project(3GPP) contributions. We assumed spatial scattering phenomenon in which many unresolvable path signals within a limited range of spatial angle simultaneously contribute to the signals received at the receiver. Several multipaths within one chip are distinguished into each one and the first multipath components are selected as the desired signal and the others are considered self-interference. Downlink DS-CDMA system with eigenbeamformer using wider bandwidth present better performance than that using narrow bandwidth system by employing Eigen-RAKE receiver of many number of branches. It is shown that the downlink eigenbeamformer is more effective in typical urban macro cellular environments when using Eigen-RAKE receiver.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.511-519
• /
• 2016

This paper proposes a CMOS 6-bit phase shifter with low RMS phase and amplitude errors for an X-band phased array antenna. The phase shifter combines a switched-path topology for coarse phase states and a switch-filter topology for fine phase states. The coarse phase shifter is composed of phase shifting elements, single-pole double-throw (SPDT), and double-pole double-throw (DPDT) switches. The fine phase shifter uses a switched LC filter. The phase coverage is $354.35^{\circ}$ with an LSB of $5.625^{\circ}$. The RMS phase error is < $6^{\circ}$ and the RMS amplitude error is < 0.45 dB at 8-12 GHz. The measured insertion loss is < 15 dB, and the return losses for input and output are > 13 dB at 8-12 GHz. The input P1dB of the phase shifter achieves > 11 dBm at 8-12 GHz. The current consumption is zero with a 1.2-V supply voltage. The chip size is $1.46{\times}0.83mm^2$, including pads.

• ETRI Journal
• /
• 제35권4호
• /
• pp.638-643
• /
• 2013

This paper presents a 5-bit digital step attenuator (DSA) using a commercial 0.18-${\mu}m$ silicon-on-insulator (SOI) process for the wideband phased array antenna. Both low insertion loss and low root mean square (RMS) phase error and amplitude error are achieved employing two attenuation topologies of the switched path attenuator and the switched T-type attenuator. The attenuation coverage of 31 dB with a least significant bit of 1 dB is achieved at DC to 20 GHz. The RMS phase error and amplitude error are less than $2.5^{\circ}$ and less than 0.5 dB, respectively. The measured insertion loss of the reference state is less than 5.5 dB at 10 GHz. The input return loss and output return loss are each less than 12 dB at DC to 20 GHz. The current consumption is nearly zero with a voltage supply of 1.8 V. The chip size is $0.93mm{\times}0.68mm$, including pads. To the best of the authors' knowledge, this is the first demonstration of a low phase error DC-to-20-GHz SOI DSA.

• ETRI Journal
• /
• 제40권6호
• /
• pp.693-698
• /
• 2018

This paper presents a true-time delay (TTD) using a commercial $0.13-{\mu}m$ CMOS process for wideband phased-array antennas without the beam squint. The proposed TTD consists of four wideband distributed gain amplifiers (WDGAs), a 7-bit TTD circuit, and a 6-bit digital step attenuator (DSA) circuit. The T-type attenuator with a low-pass filter and the WDGAs are implemented for a low insertion loss error between the reference and time-delay states, and has a flat gain performance. The overall gain and return losses are >7 dB and >10 dB, respectively, at 2 GHz-18 GHz. The maximum time delay of 198 ps with a 1.56-ps step and the maximum attenuation of 31.5 dB with a 0.5-dB step are achieved at 2 GHz-18 GHz. The RMS time-delay and amplitude errors are <3 ps and <1 dB, respectively, at 2 GHz-18 GHz. An output P1 dB of <-0.5 dBm is achieved at 2 GHz-18 GHz. The chip size is $3.3{\times}1.6mm^2$, including pads, and the DC power consumption is 370 mW for a 3.3-V supply voltage.