• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.552-556
• /
• 2019

본 논문에서는 전류 제어 회로를 이용하여 load Transient response 특성을 향상시킨 capless LDO(low drop-out) 레귤레이터를 제안하였다. LDO 레귤레이터 내부의 오차증폭기와 패스 트랜지스터 사이에 전류 조절 회로를 두어 전압 라인에 들어오는 전류특성을 개선시켜 기존의 LDO 레귤레이터보다 향상된 transient 응답특성을 갖는다. 제안된 회로는 cadence의 virtuoso, spectre 시뮬레이터를 이용하여 0.18 um 공정에서 특성을 분석하였다. 실험 결과에 따르면, 제안된 회로 구성을 이용한 LDO의 load transient response는 기존 LDO과 비교하여 부하 전류가 rising time인 경우 1.954 us에서 1.378 us, falling time인 경우 19.48 us에서 13.33 us으로 약 29%, 28% 개선된 응답속도를 가진다.

• 전기전자학회논문지
• /
• 제26권1호
• /
• pp.124-128
• /
• 2022

기존 LDO 레귤레이터 외부 커패시터는 오버슈트 및 언더슈트와 같은 과도 응답 특성을 줄일 수 있다. 그러나 본 연구에서 제안한 Capless LDO 레귤레이터는 과도 응답을 개선하고 우수한 전류 구동 능력을 제공하기 위해 패스 트랜지스터에 바디 기술을 적용하였다. 제안하는 LDO 레귤레이터의 동작 조건은 3.3V ~ 4.5V 범위의 입력 전압, 최대 부하 전류 200mA, 출력 전압 3V로 설정하였다. 측정 결과, 부하 전류가 100mA일 때 전압은 언더슈트 상태에서 95 mV, 오버슈트 상태에서 105 mV임을 확인 할 수 있었다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1162-1166
• /
• 2020

본 논문에서는 피드백 감지 회로 구조로 인하여 향상된 load regulation 특성을 개선시킨 LDO를 제안하였다. LDO 레귤레이터 내부 오차증폭기의 출력단과 패스 트랜지스터의 입력단 사이에 제안된 feedback 감지 회로를 추가하여 출력에 들어오는 델타 값의 regulation을 개선시켜 기존의 LDO 레귤레이터보다 개선된 load Regulation 특성의 전압 값을 갖는다. 제안된 회로는 Cadence의 Spectre, Virtuoso 시뮬레이션을 이용하여 삼성 0.13um 공정에서 특성을 시뮬레이션 하였다.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.506-510
• /
• 2021

본 논문에서는 current detection 구조로 인하여 load regulation의 변화를 향상시킨 LDO를 제안하였다. 제안된 LDO 레귤레이터는 출력단에 제안된 current detection 회로를 추가하였다. 그로인하여 출력에 부하전류에 따른 전압 값의 regulation을 향상시켜 기존 LDO 레귤레이터보다 load Regulation의 변화량을 향상시켰다. 제안한 current detection 구조를 사용하여 부하전류의 변화에 따른 출력 변화를 약 60 % 가량 향상시킬 수 있었다. Cadence의 Virtuoso, Spectre 시뮬레이션을 사용하여 특성을 시뮬레이션 및 검증하였다.

• 전기전자학회논문지
• /
• 제24권2호
• /
• pp.598-603
• /
• 2020

본 논문에서는 Push-Pull 패스 트랜지스터 구조로 인하여 향상된 Load Transient 특성을 향상시킨 LDO(Low Drop-Out)를 제안하였다. LDO 레귤레이터 내부의 오차증폭기의 출력단과 패스 트랜지스터의 게이트단 사이에 제안된 Push-Pull 회로와 출력단에 Push-Pull 회로를 추가하여 전압 라인에 들어오는 Overshoot, Undershoot를 개선시켜 기존의 LDO 레귤레이터보다 개선된 Load Transient 특성의 델타 피크 전압 값을 갖는다. 제안하는 회로는 Cadence의 Virtuoso, Spectre 시뮬레이션을 이용하여 삼성 0.13um 공정에서 특성을 분석하였다.