• Imaging Science in Dentistry
• /
• 제52권1호
• /
• pp.93-101
• /
• 2022

Purpose: This study compared the effectiveness of complementary metal-oxide semiconductors (CMOS) and photostimulable phosphor (PSP) plates as intraoral imaging systems in terms of time efficacy, patient comfort, and subjective image quality assessment in real clinical settings. Materials and Methods: Fifty-eight patients (25 women and 33 men) were included. Patients were referred for a full-mouth radiological examination including 1 bitewing radiograph (left and right) and 8 periapical radiographs for each side (left maxilla/mandible and right maxilla/mandible). For each patient, 1 side of the dental arch was radiographed using a CMOS detector, whereas the other side was radiographed using a PSP detector, ensuring an equal number of left and right arches imaged by each detector. Clinical application time, comfort/pain, and subjective image quality were assessed for each detector. Continuous variables were summarized as mean±standard deviation. Differences between detectors were evaluated using repeated-measures analysis of variance. P<0.05 was accepted as significant. Results: The mean total time required for all imaging procedures with the CMOS detector was significantly lower than the mean total time required for imaging procedures with PSP (P<0.05). The overall mean patient comfort scores for the CMOS and PSP detectors were 4.57 and 4.48, respectively, without a statistically significant difference (P>0.05). The performance of both observers in subjectively assessing structures was significantly higher when using CMOS images than when using PSP images for all regions (P<0.05). Conclusion: The CMOS detector was found to be superior to the PSP detector in terms of clinical time efficacy and subjective image quality.

• 한국전자파학회논문지
• /
• 제19권9호
• /
• pp.1045-1050
• /
• 2008

본 논문에서는 IR-UWB 통신에 적합한 저 전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 LNA, envelop detector, VGA, comparator로 구성되어 있으며, envelop detector, VGA, comparator는 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps일 때 sensitivity가 -70 dBm이며, 이때 BER은 $10^{-3}$의 값을 가진다. 외부의 LNA를 제외한 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V일 때 5 mA이다.

• 한국전기전자재료학회논문지
• /
• 제15권7호
• /
• pp.583-590
• /
• 2002

In this paper, a new Silicon on Insulator (SOI)-based photodetector was proposed, and its basic operation principle was explained. Fabrication steps of the detector are compatible with those of conventional SOI CMOS technology. With the proposed structure, RGB (Read, Green, Blue) which are three primary colors of light can be realized without using any organic color filters. It was shown that the characteristics of the SOI-based detector are better than those of bulk-based detector. To see the response characteristics to the green (G) among RGB, SOI and bulk NMOSFETS were fabricated using $1.5\mu m$ CMOS technology and characterized. We obtained optimum optical response characteristics at $V_{GS}=0.35 V$ in NMOSFET with threshold voltage of 0.72 V. Drain bias should be less than about 1.5 V to avoid any problem from floating body effect, since the body of the SOI NMOSFET was floated. The SOI and the bulk NMOSFETS shown maximum drain currents at the wavelengths of incident light around 550 nm and 750 nm, respectively. Therefore the SOI detector is more suitable for the G color detector.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.385-388
• /
• 2003

본 논문에서 제안하는 PFD(Phase Frequency Detector)는 Reset을 줄여 응답 속도의 특성을 향상시키기 위해 기존 회로인 Flip-Flop의 D-Latch circuit를 Memory Cell로 대신한 회로이다. 회로의 특성을 검증하기 위해 HSPICE Tool를 이용 simulation 하였으며 Hynix 0.35um CMOS 공정을 사용하였다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1027-1033
• /
• 2013

본 논문에서는 고주파 이미징 시스템에 사용되는 D-band 이미징 검출기(imaging detector)를 65-nm CMOS 공정을 이용하여 설계 및 제작한 결과를 보인다. 검출기 회로 구조는 resistive self-mixing 원리에 기초를 두고 있다. 제작된 검출기는 145 GHz에서 400 V/W의 최대 반응도(responsivity)와 100 $pW/Hz^{1/2}$의 최소 NEP(Noise Equivalent Power)를 보였다. 제작된 회로의 크기는 측정용 패드와 밸룬을 포함하여 $400{\mu}m{\times}450{\mu}m$이며, 중심 회로의 크기는 $150{\mu}m{\times}100{\mu}m$이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.72-73
• /
• 2005

In this paper, the simulation of the n-p-n-p layer stacked color detector is presented. A color detector based on vertically integrated structures of silicon can overcome color moire or color aliasing effect. The color detector is designed to separate the fundamental chromatic components at each junction and exhibits maxima of the spectral sensitivity at red, green, and blue region, respectively. From this result, it is observed that the spectral response can be controlled by the doping concentration and structure of the devices.

• 한국전자파학회논문지
• /
• 제25권7호
• /
• pp.791-794
• /
• 2014

본 논문에서는 65-nm CMOS 공정을 이용하여 300 GHz 주파수 대역의 영상 검출기를 제작하고, 이에 기반하여 영상을 획득하였다. 검출기 회로 구조는 square-law 동작에 기초를 두고 있다. 제작된 검출기는 285 GHz에서 2,270 V/W의 최대 반응도(responsivity)와 $38pW/Hz^{1/2}$의 최소 NEP(Noise Equivalent Power)를 보였으며, 250~305 GHz의 범위에서 NEP< ${\sim}200pW/Hz^{1/2}$를 보였다. 측정용 패드와 밸룬(Balun)을 포함한 제작된 칩의 크기는 $400{\mu}m{\times}450{\mu}m$이며, 측정용 요소들을 제외한 주요 칩의 크기는 $150{\mu}m{\times}100{\mu}m$이다.

• 대한전자공학회논문지SD
• /
• 제44권5호
• /
• pp.50-57
• /
• 2007

0.13${\mu}m$ CMOS 공정을 이용하여 백플레인 응용 분야를 위한 5Gbps 고속 적응형 피드포워드 이퀄라이저를 설계하였다. 설계된 이퀄라이저는 클럭 복원 회로의 위상 검출기 출력을 이용하여 인접 심벌간의 간섭 정도를 판단하고 이퀄라이저의 보상 이득을 조절하는 피드백 회로를 갖는다. 이를 통해 여러 길이의 백플레인 채널 환경에 적합한 보상 이득을 제공하는 적응 동작을 한다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.987-992
• /
• 2002

본 논문에서는 ㎓대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 구현하였다. 구현된 회로는 고속 데이터 전송시 주로 사용되는 NRZ형태의 데이터 복원에 적합한 구조로서 위상동기 회로에 발생하는 high frequency jitter를 방지하기 위한 새로운 위상 검출 구조를 갖추고 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 이용하여 위상 검출기가 갖는 dead zone 문제를 해결하고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖는다. 수십 Gbps급 대용량을 수신할 수 있도록 다채널 확장에 용이한 구조를 사용하였으며, 1.25Gbps급 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 구현한 후 그 동작을 측정을 통해 검증하였다.

• Journal of the Optical Society of Korea
• /
• 제16권1호
• /
• pp.1-5
• /
• 2012

This paper describes a 150-Mb/s monolithic optical receiver for plastic optical fiber link using a standard CMOS technology. The receiver integrates a photodiode using an N-well/P-substrate junction, a pre amplifier, a post amplifier, and an output driver. The size, PN-junction type, and the number of metal fingers of the photodiode are optimized to meet the link requirements. The N-well/P-substrate photodiode has a 200-${\mu}m$ by 200-${\mu}m$ optical window, 0.1-A/W responsivity, 7.6-pF junction capacitance and 113-MHz bandwidth. The monolithic receiver can successfully convert 150-Mb/s optical signal into digital data through up to 30-m plastic optical fiber link with -10.4 dBm of optical sensitivity. The receiver occupies 0.56-$mm^2$ area including electrostatic discharge protection diodes and bonding pads. To reduce unnecessary power consumption when the light is not over threshold or not modulating, a simple light detector and a signal detector are introduced. In active mode, the receiver core consumes 5.8-mA DC currents at 150-Mb/s data rate from a single 3.3 V supply, while consumes only $120{\mu}W$ in the sleep mode.