• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1235-1242
• /
• 2008

본 논문에서는 $0.18{\mu}m$ triple-well CMOS 공정을 사용하여 포톤계수 방식의 $32{\times}32$ 픽셀 어레이를 갖는 CMOS ray 영상센서를 설계하였다. 설계된 영상센서의 카픽셀은 $100{\times}100\;{\mu}m2$ 면적을 가지고 있고 약 400개의 트랜지스터로 구성되어 있으며, 범프 본딩을 통해 ray 검출기와 CSA(Charge Sensitive Amplifier)의 연결을 위한 $50{\times}50{\mu}m2$의 오픈패드를 가지고 있다. 각각의 싱글픽셀 CSA에서 전압 바이어스 회로를 사용한 folded cascode CMOS OP amp 대신 레이아웃 면적을 줄이기 위하여 self biased folded cascode CMOS OP amp를 이용하였으며, 계수 모드 진입 전후에 CLK에서 발생 할 수 있는 short pulse를 제거하는 15bit LFSR 계수기 (Linear Feedback Shift Register Counter) 클럭 발생회로를 제안하였으며, 읽기 모드에서 CMOS X-ray 영상센서의 최대 전류를 줄이기 위하여 열 어드레스 디코더를 이용하여 한 열씩 읽도록 설계하였다.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.322-329
• /
• 2007

본 논문에서는 디지털 의료 영상 및 진단 분야 그리고 산업용으로도 활용 가능한 싱글 포톤 계수형 영상센서를 $0.18{\mu}m$ triple-well CMOS(Complementary Metal Oxide Semiconductor) 공정을 사용하여 설계하였다. 설계된 Readout 칩용 싱글 픽셀은 디지털 X-ray 이미지 센서모듈을 간단화 하기 위해 단일 전원전압을 사용하였으며, Preamplifier의 출력 전압인 signal voltage(${\Delta}Vs$)를 크게 하기 위해 Folded Cascode CMOS OP amp를 이용한 Preamplifier를 설계하였으며, 기존의 Readout 칩 외부에서 인가하던 threshold voltage를 Readout 칩 내부에서 생성해 줄 수 있도록 Externally Tunable Threshold Voltage Generator 회로를 새롭게 제안하였다. 그리고, Photo Diode에서 발생하는 Dark Current Noise를 제거하기 위한 Dark Current Compensation 회로를 제안하였으며, 고속 counting이 가능하고, layout 면적이 작은 15bit LFSR(Linear Feedback Shift Resister) Counter를 설계하였다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2369-2379
• /
• 2013

본 논문에서는 의료영상 뿐만 아니라 비파괴검사 등에 활용되고 있는 CMOS x-ray 라인 스캔 센서를 설계하였다. x-ray 라인 스캔 센서는 512열${\times}$4행의 픽셀 어레이(pixel array)를 갖고 있으며, DC-DC 변환기(converter)를 내장하였다. Binning 모드를 이용하여 픽셀 사이즈가 $100{\mu}m$, $200{\mu}m$, $400{\mu}m$이 되도록 선택할 수 있도록 하기 위해 no binning 모드, $2{\times}2$ binning 모드와 $4{\times}4$ binning 모드를 지원하는 픽셀 회로를 새롭게 제안하였다. 그리고 power supply noise와 입력 common mode noise에 둔감한 이미지 신호인 fully differential 신호를 출력하도록 설계하였다. $0.18{\mu}m$ x-ray CMOS 이미지 센서 공정을 이용하여 설계된 라인 스캔 센서의 레이아웃 면적은 $51,304{\mu}m{\times}5,945{\mu}m$ 이다.

• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.193-200
• /
• 2015

본 논문에서는 CMOS 이미지 센서를 사용한 방사선 측정 알고리즘 및 장치의 구성을 제안한다. CMOS 이미지 센서를 사용한 방사선 측정 알고리즘은 CMOS 이미지 센서에 입사된 방사선 입자 판별 알고리즘과 CMOS 이미지 센서로 매초 수 십장의 이미지에 입사된 방사선 입자에 대한 픽셀 수의 누적 및 평균을 기준으로 하는 방사선 수치 측정 알고리즘을 사용한다. CMOS 이미지 센서에 입사된 방사선 입자 판별 알고리즘은 입사된 방사선 입자의 이미지를 R, G, B로 분할하고 각각의 이미지에 대해 명암 및 백그라운드와 입자를 구별할 수 있는 임계값 설정 조정을 통하여 측정한다. 방사선 수치 측정 알고리즘은 설정된 주기에 따른 CMOS 이미지 센서로 매초 수 십장의 이미지에 입사된 방사선 입자수를 누적 저장, 평균을 통하여 방사선 수치를 측정한다. 제안된 알고리즘의 검증을 위한 하드웨어 장치는 CMOS 이미지 센서 및 이미지 시그널 프로세서부, 제어부, 전원회로부, 디스플레이부 등으로 구성된다. 제안된 CMOS 이미지 센서를 사용한 방사선 측정에 관하여 실험한 결과는 다음과 같다. 첫 번째로 저가의 CMOS 이미지 센서를 사용하여 방사선 입자 판별 측정 실험을 통해 고가의 GM Tube의 측정 구간별 특성과 대체로 유사한 특성을 나타낼 수 있음을 확인할 수 있었다. 두 번째로 저가의 CMOS 이미지 센서로 방사선 수치 측정 실험을 통해 고가의 GM Tube가 나타내는 선형 특성과 대체로 유사한 특성을 나타냄을 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제16권10호
• /
• pp.2237-2246
• /
• 2012

본 논문에서는 구강센서를 소형화하고 제조 원가를 낮추기 위해 구강센서에서 필요로 하는 바이어스 회로를 구강센서 칩 내부에서 만들어주었다. 제안된 DC-DC 변환기 회로는 기준전류 발생기(reference current generator) 회로의 IREF를 이용하여 전압 레귤레이터(voltage regulator)에 필요한 기준전류와 바이어스 전류를 각각 공급해준다. 이들 전류가 각각의 전압 레귤레이 회로에서 해당되는 기준전압을 생성하여 부궤환(negative feedback)에 의해 목표전압을 regulation하게 된다. 그리고 기준전류가 전류 복사비(current mirror ratio)에 의해 mirroring되어 정전류인 IB0/IB1을 공급해주고, VREF 전압을 공급해주도록 설계하였다. $0.18{\mu}m$ X-ray CMOS 이미지 센서 공정을 이용하여 설계된 구강센서의 DC-DC 변환기의 출력 전압의 평균 전압, ${\sigma}$와 $4{\sigma}$는 양호한 측정 결과를 얻었다. 그리고 line-pair pattern 영상은 blurring 없이 높은 해상도 특성을 보였으며, 좋은 구강 영상을 획득하였다.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.330-336
• /
• 2007

본 논문에서는 디지털 의료 영상 및 진단 분야 그리고 산업용으로도 활용 가능한 싱글 포톤 계수형 영상센서를 $0.18{\mu}m$ triple-well CMOS(Complementary Metal Oxide Semiconductor) 공정을 사용하여 설계하였다. 설계된 Readout 칩용 싱글 픽셀은 디지털 X-ray 이미지 센서모듈을 간단화 하기 위해 단일 전원전압을 사용하였으며, Preamplifier의 출력 전압인 signal voltage(${\Delta}Vs$)를 크게 하기 위해 Folded Cascode CMOS OP amp를 이용한 Preamplifier를 설계하였으며, 기존의 Readout 칩 외부에서 인가하던 threshold voltage를 Readout 칩 내부에서 생성해 줄 수 있도록 Externally Tunable Threshold Voltage Generator 회로를 새롭게 제안하였다. 그리고, Photo Diode에서 발생하는 Dark Current Noise를 제거하기 위한 Dark Current Compensation 회로를 제안하였으며, 고속 counting이 가능하고, layout 면적이 작은 15bit LFSR(Linear Feedback Shift Resister) Counter를 설계하였다.

• 방사선산업학회지
• /
• 제9권1호
• /
• pp.1-7
• /
• 2015

The trend of x-ray image sensor has been evolved from an amorphous silicon sensor to a crystal silicon sensor. A crystal silicon X-ray sensor, meaning a X-ray CIS (CMOS image sensor), is consisted of three transistors (Trs), i.e., a Reset Transistor, a Source Follower and a Select Transistor, and a photodiode. They are highly sensitive to radiation exposure. As the frequency of exposure to radiation increases, the quality of the imaging device dramatically decreases. The most well known effects of a X-ray CIS due to the radiation damage are increments in the reset voltage and dark currents. In this study, a pixel array of a X-ray CIS was made of $20{\times}20pixels$ and this pixel array was exposed to a high radiation dose. The radiation source was Co-60 and the total radiation dose was increased from 1 to 9 kGy with a step of 1 kGy. We irradiated the small pixel array to get the increments data of the reset voltage and the dark currents. Also, we simulated the radiation effects of the pixel by MCNP (Monte Carlo N-Particle) simulation. From the comparison of actual data and simulation data, the most affected location could be determined and the cause of the increments of the reset voltage and dark current could be found.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.563-564
• /
• 2006

A single photon counting type image sensor which is applicable for medical diagnosis with digitally obtained image and industrial purpose has been designed using $0.25{\mu}m$triple well CMOS process.

• 대한전자공학회논문지SD
• /
• 제49권4호
• /
• pp.7-14
• /
• 2012

X-ray용 CMOS 영상 센서의 대조 해상도는 신호처리부 첫 단의 sample-and-hold 회로에서 단일 MOS 스위치를 사용하거나 이를 개선한 bootstrapped clock circuit을 스위치로 사용할 경우에도 높은 신호에서 제한되는 문제를 가지고 있다. Bootstrapped clock circuit을 이용하는 sample-and-hold 회로가 charge injection 현상으로 인해 sample 신호의 왜곡을 일으키기 때문이다. 본 논문에서는 계산을 통해 필요로 하는 범위의 L(Inductor)값 구현을 위해 표준 CMOS 공정에서 구현 가능한 micro-inductor를 3차원 구조로 설계하였고, 이를 이용하여 센서의 대조 해상도 혹은 ENOB(Effective number of bit)값이 향상된 sample-and-hold 회로를 제안하였다. 0.35 um CMOS 공정에서 BCC를 이용해 설계된 sample-and-hold 회로에 최적화된 L 값을 갖는 micro-inductor를 추가하여 ENOB가 17.64 bit에서 18.34 bit로 약 0.7 bit의 해상도 상승을 시뮬레이션으로 검증하였다. 제안된 micro-inductor 방법은 고해상도를 필요로 하는 mammography의 경우 환자가 받는 방사선량을 줄이는 효과가 있을 것으로 기대한다.

• 방사선산업학회지
• /
• 제6권1호
• /
• pp.31-40
• /
• 2012

There are two methods to fabricate the readout electronic to a large-area CMOS image sensor (LACIS). One is to design and manufacture the sensor part and signal processing electronics in a single chip and the other is to integrate both parts with bump bonding or wire bonding after manufacturing both parts separately. The latter method has an advantage of the high yield because the optimized and specialized fabrication process can be chosen in designing and manufacturing each part. In this paper, LACIS chip, that is optimized design for the latter method of fabrication, is presented. The LACIS chip consists of a 3-TR pixel photodiode array, row driver (or called as a gate driver) circuit, and bonding pads to the external readout ICs. Among 4 types of the photodiode structure available in a standard CMOS process, $N_{photo}/P_{epi}$ type photodiode showed the highest quantum efficiency in the simulation study, though it requires one additional mask to control the doping concentration of $N_{photo}$ layer. The optimized channel widths and lengths of 3 pixel transistors are also determined by simulation. The select transistor is not significantly affected by channel length and width. But source follower transistor is strongly influenced by length and width. In row driver, to reduce signal time delay by high capacitance at output node, three stage inverter drivers are used. And channel width of the inverter driver increases gradually in each step. The sensor has very long metal wire that is about 170 mm. The repeater consisted of inverters is applied proper amount of pixel rows. It can help to reduce the long metal-line delay.