• 전자공학회논문지
• /
• 제49권10호
• /
• pp.169-177
• /
• 2012

재구성 가능한 널 주파수를 가진 데시메이션이 없는 2차 공간상 이동평균 필터를 제안한다. 이 필터의 계수는 샘플링 커패시터를 스위칭 함으로써 가변할 수 있다. 유연한 널 주파수를 이용하여 간섭파를 효율적으로 제거할 수 있다. 데시메이션을 하지 않으므로 샘플링 주파수가 감소하면서 발생하는 에일리어싱 문제를 피할 수 있다. 이 필터는 1에서 2까지 변하는 ${\alpha}$를 이용 하여 $1:{\alpha}:1$의 가변하는 가중치를 가지도록 설계되었다. 이것은 두 널 주파수가 fs/3~fs/2와 fs/2~ 2fs/3 범위에서 변화하는 것을 의미한다. 제안된 필터는 TSMC 0.18-${\mu}m$ CMOS 공정에서 구현되었다. 시뮬레이션을 통해 두 널 주파수가 0.38~0.49fs와 0.51~0.62fs의 범위 내에서 변화하는 결과를 얻었다.

• 전기전자학회논문지
• /
• 제14권1호
• /
• pp.33-39
• /
• 2010

본 논문에서는 5Gb/s의 직렬 링크 인터페이스에 적용 가능한 적응형 수신기를 제안한다. 효율적인 이득 제어를 위해 등화필터의 출력단 대신 슬라이서의 내부 신호를 적용한 LMS(Least Mean Square) 알고리즘을 구현하였다. 제안된 방식은 등화기의 대역폭에 영향을 미치지 않는다. 또한 비슷한 DC 크기의 신호를 가지는 슬라이서(slicer)의 내부 신호를 이용하였기 때문에 수동소자를 이용한 필터를 제거함으로써 칩 면적 및 전력소모를 줄일 수 있다. 제안된 적응형 등화기는 25dB까지 보상이 가능하며 디스플레이포트를 위한 15-m STP 케이블과 FR-4 전송선로에 적용 가능하다. 제안된 회로는 $0.18{\mu}m$ 1-폴리 4-메탈 CMOS 공정 기술이 적용하여 구현하였으며 $200{\times}300{\mu}m^2$의 칩 면적을 차지한다. 제작된 칩의 측정 결과 1.8V 공급전원에서 6mW의 매우 적은 전력소모를 나타내고 2Gbps 동작을 확인하였다. 안정된 RF용 버랙터(Varactor)를 사용하는 공정을 적용할 경우 5Gbps 동작범위를 만족할 것으로 예상된다.

• Imaging Science in Dentistry
• /
• 제34권4호
• /
• pp.185-190
• /
• 2004

Purpose: To compare the diagnostic accuracy for the detection of root fractures in CMOS-based digital periapical images with conventional film-based periapical images. Materials and Methods: Sixty extracted single-root human teeth with closed apices were prepared endodontically and divided into two groups; artificially induced vertical root fracture group and control group. All radiographs were obtained using the paralleling technique. The radiographs were examined by 4 observers three times within a 4 week interval. Receiver operating characteristic (ROC) analysis was carried out using data obtained from four observers. Intra- and inter-examiner agreements were computed using kappa analysis. Results: The area under the ROC curve (Az) was used as an indicator of the diagnostic accuracy of the imaging system. Az values were as follows: direct-digital images; 0.93, film-based images; 0.92, and inverted digital images; 0.91. There was no significant difference between imaging modalities (P<0.05). The kappa value of inter-observer agreement was 0.42 (range: 0.28-0.60) and intra-observer agreement was 0.57 (range: 0.44-0.75). Conclusion : There is no statistical difference in diagnostic accuracy for the detection of vertical root fractures between digital periapical images and conventional periapical images. The results indicate that the CMOS sensor is a good image detector for the evaluation of vertical root fractures.

• 한국콘텐츠학회논문지
• /
• 제6권3호
• /
• pp.38-45
• /
• 2006

본 논문은 LCD driver IC의 전송선 당 데이터 전송률을 2배로 하기 위한 이중 저전압 차동신호 전송 (DLVDS) 회로를 제안한다. 제안된 회로에서는 2-비트 데이터를 하나의 송신기에서 입력 받고, 2-비트 데이터를 듀얼레벨을 갖는 차동신호로 전송한다. 따라서 기존의 저전압 차동신호 전송기법(LVDS)의 특징을 유지하면서 2-비트 데이터를 2개의 전송선을 통하여 전송할 수 있다. 제안된 송신기는 전류원 피드백 회로를 이용하여 출력의 공통모드 바이어스 흔들림을 보상했다. 그리하여 기존의 회로의 입력 바이어스와 기준 바이어스 전압 차이로 출력의 공통모드 바이어스 흔들림이 발생하는 문제가 해결되었다. 수신기에서는 디코드 회로를 통해 원래의 2-비트 입력 데이터를 복원할 수 있다. 제안된 회로는 $0.25{\mu}m$ CMOS 공정으로 설계하였고, 시뮬레이션 결과 1-Gbps/2-line의 전송률을 갖고, 2.5V의 전원에서 35-mW의 전력소모를 나타냈다.

• 한국산업정보학회논문지
• /
• 제21권1호
• /
• pp.43-50
• /
• 2016

본 논문에서 PVT 변환에 상관없이 거의 일정한 주파수 특성을 갖는 LC 수동 필터를 구현하기 위해 자동 변환 LC 캘리브레이터를 제안하다. 이를 이용하여 SAW 필터 없는 GPS 수신기 프론트엔드를 65nm CMOS 공정을 이용하여 구현하였다. 또한 자동 변환 LC 캘리브레이터에 필요한 신호를 제공하기 위한 새로운 이중 모드 저 잡음 증폭기의 구조를 제안하였다. 구현된 GPS 수신기 프론트엔드의 특성은 약 42.5 dB 전압 이득, 1.35dB 이하의 잡음 지수, 가장 최악 조건의 1710 MHz 블로커 신호에서 -24 dBm의 블로커 입력 P1dB 특성을 보이며 이 때 1.2 V 전원에 7 mA 전류를 소모한다.

• 한국콘텐츠학회논문지
• /
• 제10권12호
• /
• pp.10-17
• /
• 2010

본 논문에서는 모바일 기기 신호 인터페이스용 MIPI(Mobile industry processor interface)의 D-PHY의 디지털 블록의 저전력 설계를 제안한다. MIPI는 고속 데이터 전송을 위한 HS(high-speed)모드와 주로 제어에 사용되는 LP(low-power)모드의 두 가지 동작 모드를 갖는다. 저전력 소모를 위해 디지털 블록 내부 구성요소를 각 동작에 따라 선택적으로 스위칭 할 수 있는 클럭 게이팅(Clock gating) 기법을 적용했다. 저전력 동작의 설계에 대한 동작을 시뮬레이션을 통해 검증하고 기존의 일반적인 MIPI D-PHY 디지털 블록과 전력소모를 비교했다. HS 모드 데이터 전송동작에 대해서는 저전력 설계를 통하여 전력소모가 송신단(TX: transmitter)과 수신단(RX: receiver) 각각 74%와 31% 감소하여 전체적으로 전력소모가 50%로 줄었고, LP 모드 동작에 대해서도 전력소모가 TX와 RX 각각 79%와 40% 감소하여 전체적으로 51.5% 줄어들었다. 제안된 저전력 MIPI D-PHY 디지털 칩은 $0.13{\mu}m$ CMOS 공정에서 1.2V의 전원을 갖도록 설계 및 제작되었다.

• 대한전자공학회논문지TC
• /
• 제44권7호통권361호
• /
• pp.7-11
• /
• 2007

본 논문에서는 다중밴드 직접 변환 수신기를 위한 Octa-Phase 전압 제어 발진기를 제안하였다. Octa-Phase 신호와 저 위상잡음을 얻기 위해 4개의 LC VCO를 직렬 커플링 트랜지스터를 이용해 연결하였다. 멀티 밴드 특성을 얻기 위해 밴드 튜닝 회로가 제안되었다. MOS 스위치가 켜짐/꺼짐에 따라서 주파수 범위는 변화한다. 2개의 veractor를 사용해 VCO의 발진 주파수의 공정상의 오차를 최소화하였다. 본 논문에서는 0.18 um CMOS 공정을 이용해 발진기를 설계하였다. 측정 결과 1.8V 공급전압에 12mA의 전류를 소모하였고, $885MHz^{\sim}1342MHz$ 사이의 범위에서 동작하여 3개의 표준(CDMA 20001x, WCDMA, WiBro)에서의 sub-harmonic 혼합기를 구동시킬 수 있는 동작 범위를 만족시킨다. 측정된 위상잡음은 각각 CDMA 2000 1x 대역에서는 -105dBc@100kHz, WCDMA 대역에서는 -115dBc@1MHz, WiBro 대역에서는 -130dBc@10MHz으로 나타났다.

• 한국전자파학회논문지
• /
• 제24권10호
• /
• pp.964-970
• /
• 2013

본 논문은 적층된 칩 사이의 3차원 대역 통과 무선 통신 인터페이스를 제안한다. 제안 방법은 적층된 칩 사이의 작은 커패시턴스를 포함한 3차원 공진기를 이용하여 자주 주파수 발진기(free running oscillator)를 구성하고, 이 발진기를 진폭 변조하여 추가적인 정합회로 없이 수신단에서 포락선 검파를 통해 신호를 검출한다. 제안 방법을 검증하기 위해 110 nm CMOS 공정을 사용하여 송수신 칩을 설계하고, 제작하여 50 ${\mu}m$ 두께의 칩 사이에 2 Gb/s의 데이터 전송 속도를 확인하였다. 제작한 칩은 동작전압 1.2 V를 사용하며, 송수신 칩을 합하여 4.32 mW의 전력을 소모한다. 칩의 크기는 송신단은 0.045 $mm^2$이고, 수신단은 0.029 $mm^2$이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권1호
• /
• pp.100-108
• /
• 2014

Low noise amplifier (LNA) is an integral component of RF receiver and frequently required to operate at wide frequency bands for various wireless system applications. For wideband operation, important performance metrics such as voltage gain, return loss, noise figure and linearity have been carefully investigated and characterized for the proposed LNA. An inductive shunt feedback configuration is successfully employed in the input stage of the proposed LNA which incorporates cascaded networks with a peaking inductor in the buffer stage. Design equations for obtaining low and high impedance-matching frequencies are easily derived, leading to a relatively simple method for circuit implementation. Careful theoretical analysis explains that input impedance can be described in the form of second-order frequency response, where poles and zeros are characterized and utilized for realizing the wideband response. Linearity is significantly improved because the inductor located between the gate and the drain decreases the third-order harmonics at the output. Fabricated in $0.18{\mu}m$ CMOS process, the chip area of this wideband LNA is $0.202mm^2$, including pads. Measurement results illustrate that the input return loss shows less than -7 dB, voltage gain greater than 8 dB, and a little high noise figure around 6-8 dB over 1.5 - 13 GHz. In addition, good linearity (IIP3) of 2.5 dBm is achieved at 8 GHz and 14 mA of current is consumed from a 1.8 V supply.

• 한국전자파학회논문지
• /
• 제30권4호
• /
• pp.314-319
• /
• 2019

본 논문에서는 정확한 고도를 측정하기 위해 송 수신 주파수 차를 이용해 고도를 탐지할 수 있는 W-대역 FMCW(Frequency Modulated Continuous Wave) 레이다 고도계 시스템을 설계 제작하고, 상대 고도를 탐지하여 장애물과 충돌을 방지할 수 있는 고도제어 알고리즘을 제안한다. 이 알고리즘을 탑재한 레이다 고도계를 드론에 장착하여 비행시킨 결과, 입력 고도 대비 최대 약 3 % 오차의 실제 고도 제어를 실험적으로 보였다. W-대역 송 수신기에 사용한 칩은 65 nm CMOS 공정을 이용해 제작하였으며, 칩 상에 도파관 급전기를 내장하여 혼 안테나를 직접 구동하였다. 이 레이다 고도계를 이용하여 흙, 잔디, 그리고 호수 상공에서의 하방 클러터 전력분포를 실측하고, 수분 함량에 따른 표면 측정 특성을 확인하였다.