논문 2012-49-10-21

샘플러 기반의 수신기를 위한 재구성 가능한 이산시간 공간상 이동평균 필터

(A Reconfigurable Spatial Moving Average Filter in Sampler-Based Discrete-Time Receiver)

조용 호*, 신수 환*, 권순 재*, 유 형 준**

(Yong-Ho Cho, Soo-Hwan Shin, Soon-Jae Kweon, and Hyung-Joun Yoo)

요 약

재구성 가능한 널 주파수를 가진 테시메이션이 없는 2차 공간상 이동평균 필터를 제안한다. 이 필터의 계수는 샘플링 커패 시터를 스위칭 함으로써 가변할 수 있다. 유연한 널 주파수를 이용하여 간섭파를 효율적으로 제거할 수 있다. 테시메이션을 하 지 않으므로 샘플링 주파수가 감소하면서 발생하는 에일리어싱 문제를 피할 수 있다. 이 필터는 1에서 2까지 변하는 a를 이용 하여 1:a:1의 가변하는 가중치를 가지도록 설계되었다. 이것은 두 널 주파수가 f₃/3~f₃/2와 f₃/2~2f₃/3 범위에서 변화하는 것을 의미한다. 제안된 필터는 TSMC 0.18-µm CMOS 공정에서 구현되었다. 시뮬레이션을 통해 두 널 주파수가 0.38~0.49f₃와 0.51~0.62f₃의 범위 내에서 변화하는 결과를 얻었다.

Abstract

A non-decimation second-order spatial moving average (SMA) discrete-time (DT) filter is proposed with reconfigurable null frequencies. The filter coefficients are changeable, and it can be controlled by switching sampling capacitors. So, interferers can be rejected effectively by flexible nulls. Since it operates without decimation, it does not change the sample rate and aliasing problem can be avoided. The filter is designed with variable weight of coefficients as 1:a:1 where a varies from 1 to 2. This corresponds to the change of null frequencies within the range of $f_S/3 \sim f_S/2$ and $f_S/2 \sim 2f_S/3$. The proposed filter is implemented in the TSMC 0.18-µm CMOS process. Simulation shows that null frequencies are changeable in the range of $0.38 \sim 0.49f_S$ and $0.51 \sim 0.62f_S$.

Keywords: Discrete-time filter, spatial moving average, software defined radio, switched capacitor circuit.

I.서 론

최근에 다양한 무선 통신표준을 지원할 수 있는 하나 의 모바일 디바이스에 대한 요구가 급격히 증가하고 있

- * 학생회원, ** 정회원, 한국과학기술원 전기 및 전자공 학과
- (Department of Electrical Engineering, KAIST) ※ 본 연구는 지식경제부의 출연금으로 수행하고 있는
- 한국전자통신연구원의 IT-SoC 핵심설계인력양성사 업의 위탁연구과제 연구결과임.
- 접수일자: 2011년12월20일, 수정완료일: 2012년9월25일

다. 여러 표준을 수용할 수 있는 수신기는 다양한 주파 수 밴드 수용성, 그리고 대역폭에 대한 요구조건을 만



그림 1. 제안하는 이산시간 필터의 블록다이어그램 Fig. 1. Block diagram of the proposed DT filter.

족시켜야 한다. 다양한 표준들의 주파수밴드를 지원하 기 위해서는 상황에 따라 가변할 수 있는 RF 대역통과 필터가 필요하다. 하지만 기존의 아날로그 RF 대역통과 필터는 digital CMOS 공정이 발달함에 따라 구현 난이 도가 증가하며 구현에 필요한 물리적인 면적이 공정의 발달에 비례하여 줄어들 수 없는 문제점이 있다. 이러 한 문제점으로부터 벗어나기 위해 기존의 아날로그 회 로들을 디지털 집약적인(digital intensive) 회로로 대체 할 수 있는 디지털 RF 기술을 이용하여 RF 대역통과 필터를 믹서와 필터기능을 지닌 이산시간 필터로 대체 하려는 연구가 수행되었으며^[1~4] Bluetooth, GSM과 같 은 협대역 표준에 대해서는 이미 상용화되기도 하였다 [3~4]. 이러한 구조들은 전류모드에서 동작하는 수동믹서 나 샘플링 믹서를 이용하여 주파수변환을 수행한 후 이 산시간 필터를 이용한다. 이산시간 필터는 샘플링 시 발생하는 레플리카(replica)나 간섭과(interferer), 데시메 이션에 의한 에일리어스(alias)의 제거와 같은 기능을 통하여 대역제한(band-limitation)과 데시메이션을 함으 로써 ADC의 다이내믹 범위(dynamic range)나 변환율 (conversion rate)와 같은 성능요건을 완화시켜 준다. 이러한 이동평균 필터는 보통 스위치-커패시터 회로로 구현하고 있다. 이 필터는 탭(tap) 수에 따라 하나 이상 의 널 주파수를 가질 수 있으며, 널 주파수 근방에서 매 우 높은 감쇠특성을 가지고 있기 때문에 간섭파나 에일 리어스를 제거하는데 사용되고 있다.

[2]에서 사용된 이산시간 이동평균 필터는 널 주파수 근방의 높은 감쇠특성을 이용하여 간섭파를 효과적으로 제거하기 위해 설계되었다. 이동평균 필터의 탭 수가 달라짐에 따라 널 주파수 위치와 개수가 변화되는 점을 이용하여 상황에 따른 간섭파를 제거하고 있다. 대부분 의 주파수영역에 대하여 널 주파수가 분포되어 있지만 특정 영역에 대하여서는 널 주파수의 높은 감쇠특성을 효율적으로 이용할 수 없는 비균질성을 띄고 있다.

본 연구에서는 이동평균 필터가 가진 널 주파수 근방 의 높은 감쇠특성을 이용하여 일정한 주파수 영역에 대 하여 간섭파를 균질하고 효율적으로 제거하기 위해, 널 주파수를 유연하게 가변할 수 있는 이산시간 이동평균 필터를 제안한다. 제안하는 필터는 그림 1과 같이 기저 대역으로 천이된 신호를 처리하는 고정된 이산시간 필 터와 함께 사용되어 수신필터의 특성을 유연하고 효율 적으로 변화시킴으로써 수신기의 성능을 향상시킨다. 본 논문의 구성은 다음과 같다. Ⅱ장에서는 전하샘플 러를 기반으로 하는 이산시간 이동평균 필터의 이해를 돕는 기본적인 사실들에 대하여 기술하고, Ⅲ장에서는 제안하는 필터의 동작을 이해하기 위한 모델과 구현에 대해 서술한다. Ⅳ장과 Ⅴ장에서는 시뮬레이션 결과 및 해석과 결론을 기술한다.

Ⅱ. 전하샘플러를 이용한 이산시간 필터

2.1 전하샘플러

그림 2(a)는 기본적인 전하샘플러 회로와 이를 동작 시키기 위한 클락파형을 나타낸 것이다. 하나의 샘플링 뱅크는 하나의 샘플링 커패시터와 '샘플'-'읽기'-'준비' 과정을 위한 세 개의 스위치로 이루어져 있다. '샘플' 동 작일 경우, 전류신호로 전환된 입력신호는 샘플링 커패 시터에 T_S 동안 축적되며, '읽기' 동작을 할 때, 이 신호 는 출력노드로 그 값이 읽힌다. 다음 신호를 받아들이 기 위하여 샘플링 커패시터는 남아있던 전하를 비우는 '준비'과정을 거친다. 그리고 출력 단에서 연속적인 '읽 기' 동작을 하기 위해 세 개의 샘플링 뱅크가 시간-인 터리빙 동작을 한다.

전하샘플러가 가지고 있는 창문형 적분(windowed integration) 동작은 식 (1)~(2)와 같이 표현 될 수 있다.

$$Q_S(nT_S) = \int_{(n-1)T_S}^{nT_S} i(t)dt$$
 (1)

$$H(s) = \frac{Q_S(s)}{I(s)} = \frac{1 - e^{-sT_S}}{s}$$

$$H(s)|_{s = jw} = T_S \bullet e^{-jw\frac{T_S}{2}} \bullet sinc(\pi f T_S)$$
(2)



- 그림 2. (a) 기본적인 전하샘플러 회로와 (b) 창문형 적분에 의한 sinc 전달함수
- Fig. 2. (a) A Basic charge sampler circuit and (b) A transfer function of sinc by windowed integration.

그 효과로 전달함수는 그림 2(b)와 같이 sinc 함수에 의해서 nfs 마다 널 주파수가 생성된다. 샘플링 시 nfs 마다 위치한 에일리어스들이 전하샘플링 과정에서 발생 하는 sinc 함수에 의해 상당부분 제거되므로 전하샘플 러는 고유한 안티-에일리어싱 기능을 가지고 있다.

2.2 이동평균 필터

전하샘플러에 의해 커패시터에 저장된 아날로그 값 을 가지는 전하는 이산시간으로 다른 샘플들과 연산을 통하여 간단한 필터를 구현할 수 있다. 기본적인 FIR 형태의 필터 중 하나인 이동평균 필터의 속성은 식 (3)~(4)와 같이 표현할 수 있다.

$$y(n) = \frac{1}{N} \cdot \sum_{k=0}^{N-1} x(n-k)$$
(3)

$$H(z) = \frac{Y(z)}{X(z)} = \frac{1}{N} \cdot \sum_{k=0}^{N-1} z^{-k}$$
(4)

식 (3)과 같이 N개의 연속한 입력신호를 평균 낸 값 을 출력하는 필터를 이동평균 필터라고 한다. N=3 일 경우, 식 (4)와 같은 전달함수는 그림 3과 같이 복소평 면에 도시된 영점과 주파수에 대한 크기로 나타낼 수 있다. 그림 3(a)와 같이 이동평균(MA)-3의 영점의 위치 는 샘플링 주파수의 3등분에 해당하는 주파수에 위치하 며 그림 3(b)의 주파수응답처럼 널에 의한 깊은 감쇠특 성을 이용하여 간섭파나 에일리어스를 제거하는데 사용 될 수 있다. 이동평균 필터의 전달함수 특성은 주파수 영역에서 샘플링 주파수를 주기로 반복되며 이동평균의 길이인 N을 가변하여 널 주파수의 위치와 개수를 변경 할 수 있다.

이동평균 길이가 데시메이션 비율과 일치할 경우 높







그림 4. (a) MA-3 회로도 (b) 클락 다이어그램 Fig. 4. (a) MA-3 circuits (b) clock diagram.



그림 5. 재구성 가능한 공간상 이동평균-{1, a, 1} 과 클 락 다이어그램

Fig. 5. Reconfigurable SMA-{1, α, 1} and clock diagram.

은 샘플링 주파수를 낮추기 위한 데시메이션 필터로써 유용하다. 예를 들어 MA-3 필터가 3배 만큼 데시메이 션을 수행할 때, MA-3에 의한 널 주파수는 데시메이 션 시 발생하는 에일리어스 즉, nfs/3와 일치한다. 이러 한 사실을 이용하면 데시메이션 시 발생하는 에일리어 스를 효율적으로 제거하면서 샘플링 주파수를 낮출 수 있기 때문에 데시메이션 필터로써 적합한 구조를 가지 게 된다.

이러한 장점을 이용하여 많은 연구에서는 이산신호 필터를 이용하여 샘플링 주파수를 낮출 때 데시메이션 비와 이동평균 길이가 일치하는 필터를 사용하고 있다. 하지만 샘플링 주파수가 낮은 경우, 중첩되지 않은 영 점에 의한 널 주파수는 좁은 널 대역폭을 가지기 때문 에 이를 증가시키기 위하여 고차필터가 필요하다. 데시 메이션이 있는 필터의 후속단에 이산시간 필터를 연결 하게 되면 후속단의 필터는 낮아진 샘플링 주파수를 주 기로 전달함수가 나타나기 때문에 데시메이션이 없는 필터가 필요하다. MA-3의 경우 데시메이션 필터는 '샘 플'-'샘플'-'샘플'-'일기'-'준비'로 5 단계가 한 주기로 동 작하게 된다. 이러한 데시메이션 필터 5개를 사용하여 그림 4와 같이 시간-인터리빙 방식으로 동작시키면 출 력 주파수를 입력 주파수와 동일하게 유지시킬 수 있 다. 데시메이션이 없는 필터를 2단으로 종속접속 (cascade)하면 손쉽게 고차필터의 특성을 얻을 수 있는 장점이 있다. 하지만 데시메이션을 없앰으로써 칩의 면 적이 늘어나는 단점^[5]이 있으므로 장점과 적절한 절충 점을 고려하여야 한다.

Ⅲ. 재구성 가능한 공간상 이동평균 필터

3.1 제안하는 구조

제안하는 재구성 가능한 공간상 이동평균 이산시간 필터의 회로모델은 그림 5와 같다. 이 필터는 전하샘플 링 기반의 공간상 이동평균 필터가 가진 계수를 샘플링 커패시턴스의 스위칭을 통하여 변화시킴으로써 유연하 게 필터의 전달함수를 변화시키는 것이다. 이를 검증하 기 위하여 간단한 임펄스 응답 {1, 1, 1}을 가진 이동평 균 필터인 MA-3의 계수 중 가운데 계수를 가변할 수 있도록 하여 전달함수의 널 주파수를 변화시킬 수 있는 필터를 구성하였다. 제안하는 필터는 가변적인 필터의 계수 a를 이용하여 널 주파수 위치를 바꿈으로써 넓은 범위의 간섭파를 제거할 수 있다.

재구성 가능한 공간상 이동평균 이산시간 필터는 연 속한 세 개의 샘플에 대해 1:a:1의 계수 비를 가지며 이 것의 전달함수는 식 (7)과 같이 표현될 수 있다.

$$H(z) = 1 + \alpha \cdot z^{-1} + z^{-2} = (1 - e^{j\theta} \cdot z^{-1}) \cdot (1 - e^{j\theta} \cdot z^{-1}) = 1 - 2\cos\theta \cdot z^{-1} + z^{-2}$$
(7)

널 주파수는 |H(jω)|=0 로 둠으로써 식 (8)과 같이 유 도할 수 있다.

$$f_{null} = (2n\pi + \theta) \cdot \frac{f_S}{2\pi}$$

$$= \left(n + \frac{1}{2}\right) \cdot f_S \pm \Delta \theta \cdot \frac{f_S}{2\pi}, \quad n = 0, 1, 2, \dots$$
(8)

a에 따라 전달함수의 널 주파수 위치와 창문형 적분 효과가 적용된 전달함수의 크기는 그림 6(b)와 같이 표 시할 수 있다. 즉, a값이 1보다 작을 경우, 널 주파수는 1/3fs보다 작거나 2/3fs보다 큰 값을 가지며, a값이 1과 2 사이일 경우, 널 주파수는 1/3fs와 2/3fs 사이에 존재 하게 된다. 단, a값이 2보다 커질 경우 전달함수의 영 점은 단위원 위에 존재하지 않게 되어서 전달함수에서 널 주파수는 사라지게 된다. 따라서 널 주파수를 이용 하기 위해서는 a값이 2를 넘지 않도록 해야 한다. 설계 된 필터는 a값을 1부터 2 사이의 값을 가지도록 설계 하였기 때문에 fs/3≤f≤fs/2와 fs/2≤f≤2fs/3 범위에 각 각 하나의 가변 널 주파수를 가진다. 이를 통해 이산시 간 수신기가 넓은 주파수 범위에 위치한 큰 간섭파를 제거할 수 있도록 한다. 널 주파수들은 3비트의 디지털 컨트롤 워드에 의해 조절되므로 a는 1부터 1/7씩 변하



그림 6. (a) 널 주파수의 위치와 (b) α가 1, 1.6, 그리고 2 일 경우 전달함수의 크기

Fig. 6. (a) The locations of zeros, and (b) the magnitude response when a is 1, 1.6, and 2.



- 그림 7. (a) 재구성 가능한 공간상 이동평균 필터와 MA-2 필터로 구성된 종속접속 이산시간 필터 의 예 (b) α가 1.86 일 경우 재구성 가능한 공간 상 이동평균, MA-2, 그리고 전체의 전달함수
- Fig. 7. (a) An example of cascaded DT filters consists of the reconfigurable SMA filter and MA-2 filter, (b) transfer functions of reconfigurable SMA, MA-2, and the total when α is 1.86.

여 2까지 총 8가지 값을 가질 수 있다. 그리고 샘플링 주파수를 변화시키지 않기 때문에 데시메이션에 의한 에일리어싱 문제를 피할 수 있다. 이것은 첫 번째 단 이후의 종속 접속 이산시간 필터의 주파수 계획을 더 용이하게 한다.

그림 7은 간단한 종속접속 이산시간 필터의 예제와 전달함수를 보여준다. 이 필터는 재구성 가능한 공간상 이동평균 필터와 2-데시메이션이 포함된 MA-2 필터가 직렬 연결되어 이루어져 있다. *fs/2* 주파수는 MA-2의 데시메이션 과정에 의해 dc로 접히지만 MA-2의 널 주 파수에 의해 *fs/2* 근처의 간섭파들은 충분히 제거 되어 야 한다. MA-2의 널 주파수로만으로 충분히 간섭파를 제거하기 어려운 경우 제안하는 필터는 모자란 필터의 특성을 필요에 따라 보충할 수 있다. 제안하는 필터에 의해 MA-2의 널 주파수 근처인 0.4*fs*와 0.6*fs*에 새로운 널 주파수 2개를 생성함으로써 0.4*fs*와 0.6*fs* 사이의 감 쇠율을 크게 증가시킬 수 있다.

3.2 제안하는 필터의 동작

제안하는 필터의 형태는 그림 8과 같이 가중치 1과 가중치 α인 샘플러 유닛으로 이루어진 샘플링 뱅크 5개 와 트랜스컨덕턴스로 이루어져 있다. 5개의 샘플링 뱅 크는 데시메이션을 하지 않는 동작을 위해 시간-인터리 빙 동작을 하면서 입력 샘플링 주파수와 동일하게 출력 값을 내고 있다. 각 뱅크는 '샘플'-'샘플'-'샘플'-'읽기'-'준비'의 환형 순서로 일정한 시간 간격 Ts를 두고 동 작한다. 그림 5에서 '샘플'과 '읽기' 클락은 각각 S1~S5 와 R1~R5로 표현되었다. S1, S2, 그리고 S3 이 순서대 로 ON 되었을 경우, 뱅크 1은 X₁, aX₂, 그리고 X₃의 입 력전하가 뱅크 1의 각 유닛에 샘플링되도록 한다. R1 클락이 ON 되었을 때, 각기 샘플된 전하들을 뱅크 1의 샘플링 유닛들에 의해 공유를 하여 평균화가 되며, 이 것은 X1+aX2+X3에 비례하는 값을 가진다. 이것은 요구 되는 전달함수 H(z)=1+az⁻¹+z⁻²를 만들어낸다. 다음 클 락 순환에서, 뱅크 1에 있는 모든 샘플링 커패시터는 비워진다 ('준비'). 동일한 동작이 나머지 샘플링 뱅크에 대해서도 Ts만큼의 시간차이를 가지고 번갈아 수행하 여 Ts마다 출력신호를 내보낸다.

3.3 회로 구현

제안하는 필터는 전하샘플링을 하는 공간상 이동평



(b) 1-weight sampler unit.

균 필터를 기반으로 하므로 트랜스컨덕턴스 (OTA), 재 구성 가능한 전하샘플러, 클락생성기, 그리고 단위이득 버퍼로 이루어져 있다.

공간상 이동평균 필터는 기본적으로 샘플링 커패시 턴스의 비율에 따라 샘플전하량의 비중이 결정되므로 이를 이용하여 가변할 수 있는 가중치 a를 구현하기 위 하여 그림 8(a)와 같이 구현할 수 있다. 3-비트 컨트롤 워드 D₂D₁D₀에 따라 4/2/1개짜리 단위 스위치-커패시터 (SC) 쌍을 스위칭을 하여 샘플링 노드에 연결되는 샘플 링 커패시턴스의 양을 결정한다. 그리고 a는 최소 1에 서 최대 2의 값을 가지기 때문에 항상 샘플링 노드에 연결되어 있는 7개의 단위 SC 쌍은 가중치 1에 해당한 다. 이와 유사하게 그림 8(b)와 같이 가중치 1 샘플러는 7개의 단위 SC 쌍이 항상 샘플링 노드에 연결되어 있 으므로 가중치 1에 해당하는 샘플링 커패시턴스를 가지 고 있다.

제안하는 필터의 전달함수의 널 주파수는 두 가지 동 작에 의해 발생한다. 입력전류의 창문형 적분동작을 통 한 샘플링으로 인해 nfs마다 발생하는 널 주파수와 이 동평균화 과정에서 생기는 널 주파수이다.

이동평균화 과정에서 생기는 널 주파수의 구현상 문 제가 되는 점은 감쇠특성의 열화이다. 각 샘플러가 가 진 샘플링 스위치의 도통저항과 샘플링 커패시턴스의 곱으로 나타나는 시간상수 값이 일치하지 않는 것에서 기인한다. 그림 9는 샘플링하는 순간 트랜스컨덕턴스에 서 바라본 샘플러들을 모델링한 회로들을 나타낸 것이



그림 9. (a) 각 샘플러 간의 시간상수가 일치할 경우와 (b) 불일치할 경우의 회로

(b)

(a)

Fig. 9. (a) Matched time-constant and (b) mismatched circuit between samplers.

다. 그림 9(a)는 샘플링되는 전하량이 샘플링 커패시턴 스의 비율인 1:a:1의 가중치를 가지기 위해 필요한 이상 적인 회로모델이다. 트랜스컨덕터에서 입력되는 입력전 류 대비 가중치 a 샘플러로 흘러 들어가는 전류의 전달 함수는 식 (9)와 같이 나타낼 수 있다.

$$H(s) = \frac{I_{\alpha(s)}}{I(s)} \Leftrightarrow h(t) = \frac{\alpha}{\alpha + 2} \delta(t)$$
(9)

샘플링 구간동안 a의 비율로 일정하게 가중치 a 샘 플러에 전류가 흘러 들어가는 것을 알 수 있다. 반면, 그림 9(b)는 1:a:1의 비율로 전하를 샘플링하기 위해 샘 플링 커패시턴스의 비율을 맞추었지만 샘플링 스위치의 도통저항이 샘플링 커패시턴스의 비율에 반비례하지 않 아서 원치 않는 비선형적인 샘플링 과정이 나타나는 회 로모델이다. 이 모델에 대한 전류 전달함수는 식 (10)과 같다.

$$h(t) = \frac{1}{3}\delta(t) + \frac{2(\alpha - 1)}{9\alpha RC}e^{-\left(\frac{\alpha + 2}{3\alpha RC}\right)t} \bullet u(t) \quad (10)$$

시간상수 값과 시간에 따라 a-단위 샘플러로 흘러들 어가는 비율이 시간상수와 시간에 따라 변하므로 샘플 링 구간 동안 일정한 가중치를 얻을 수 없음을 알 수 있다. 이로 인한 오차는 널 주파수의 감쇠특성을 열화 시키는 요인으로 작용하므로 샘플링 커패시턴스의 비율 에 따라 시간상수 값이 일정하게 유지하는 방법이 필요 하다. 그 방법의 하나로써 샘플링 스위치의 도통저항을 샘플링 커패시턴스의 비율에 따라 감소시키는 방안이 있다. 그림 8(a)와 같이 샘플링 스위치의 도통저항을 조 절하기 위하여 동작하는 샘플링 스위치의 개수를 a-단



그림 10. (a) 오버랩핑이 방지된 5-위상 클락생성기 (b) 오버랩이 방지된 5-위상 클락파형

Fig. 10. (a) 5-phase clock generator with nonoverlapping logic (b) 5-phase non-overlapped clock waveform.

위 샘플러의 커패시턴스에 비례하도록 하였다. 이를 통 해 시간상수 값을 일정하게 유지시킴으로써 널 주파수 의 감쇠특성의 열화를 효과적으로 방지할 수 있다.

전달함수의 널 주파수는 이동평균 필터에 의한 것과 창문형 적분동작으로 인해 발생하는 sinc 함수의 널 주 파수가 있다. 창문형 적분동작에 의한 널 주파수는 트 랜스컨덕턴스의 출력저항의 값에 따라 감쇠특성이 열화 된다. 실제로 구현되는 트랜스컨덕턴스의 출력저항이 무한히 클 수가 없기 때문에 sinc 함수에 의한 널 주파 수의 감쇠특성 역시 열화된다. 이는 캐스코드 구조의 트랜스컨덕턴스를 이용하여 출력저항을 높임으로써 감 쇠특성의 열화를 완화할 수 있다.

재구성 가능한 공간상 이동평균 필터의 클락동작을 기술하기 위한 클락생성기의 블록다이어그램이 그림 10 에 표시되어 있다. 재구성 가능한 공간상 이동평균 필 터는 매우 간단한 클락형태를 요구하므로 간단한 구조 의 클락생성기 회로로 구성이 가능하다. 클락생성기는 하나의 5-분주기, 다섯 개의 D-플립플롭, 그리고 오버 랩핑 방지회로로 이루어져 있다. 5-분주기는 논리게이 트들로 이루어져 있으며, clocked CMOS를 기본으로 하는 TSPC (true single-phase clocked) 회로로 이루어



그림 11. N-타입 소스 팔로워 버퍼 Fig. 11. N-type source follower buffer.

져 있다.

그리고 오버랩핑 방지블록도 마찬가지로 논리게이트 들로 이루어져 있으며, 이것은 하나의 클락신호가 다른 클락신호의 듀티사이클에 침범하는 것을 방지하기 위해 서 필수적이다. 왜냐하면 물리적인 레이아웃에서, 클락 버스라인들은 기생 커패시턴스들을 가지고 있으며, 이 것은 상승 그리고 하강 시간을 증가시키기 때문이다. 이것은 '샘플', '읽기', 그리고 '준비'의 기본적인 동작들 이 서로 혼선을 일으키고, 이는 출력 값의 왜곡으로 이 어진다. 따라서 그림 10(a)와 같이 오버랩핑 방지회로는 필수적이며 샘플러의 정확한 동작을 보장한다. 설계한 클락생성기의 출력들은 서로 간에 약 240 ps 간격을 가지고 있다.

출력버퍼는 간단한 n-타입 소스 팔로워 종류 중의 하나이다. 이것은 저전력 소모가 아닌 측정을 위해 높 은 성능을 가지도록 설계되었다. 그림 11은 출력버퍼의 전체 회로도이다. 출력버퍼는 본딩패드와 PCB 신호선 과 측정장비의 기생성분이 있더라도 충분히 동작시킬 수 있어야 한다. 버퍼는 이와 같은 요소들을 감안하여 설계되었다. 직류이득, 직류전류, 그리고 500 fF의 로드 를 달고 있을 때 버퍼의 차단주파수는 각각 -0.13 dB, 2.3 mA, 그리고 2.8 GHz이다.

Ⅳ. 시뮬레이션 결과 및 해석

그림 12는 샘플링 주파수가 50 MHz이고 컨트롤 워 드 D₂D₁D₀가 000, 010, 101, 그리고 111 일 때, 시뮬레이 션(실선)과 이론적 기댓값(점선)의 전달함수를 비교한 것이다. 컨트롤 워드가 111일 때 이 필터의 최대 감쇠 비는 약 -80 dB이다. 그리고 널 주파수의 조정범위는 18.9~24.5 MHz (0.38~0.49fs) 이내이다. 이것은 초기에 설계한 16.7~25 MHz (fs/3~fs/2) 보다 약 23% 좁은 범위



그림 12. 재구성 가능한 공간상 이동평균 전달함수; 시뮬 레이션 (실선) 대 이론적 기댓값 (점선)

Fig. 12. Reconfigurable SMA transfer functions; simulation (solid lines) vs. theoretical expectation (dashed lines).



- 그림 13. 디지털 컨트롤 워드가 000부터 111까지 변함에 따른 샘플링 가중치의 변화
- Fig. 13. Variation of sampling weight with respect to digital control word from 000 to 111.

를 가진다. 그 이유는 샘플링 노드에 존재하는 컨트롤 스위치의 기생 커패시턴스 성분이 샘플링 커패시턴스의 크기를 변화시켰기 때문이다. 그림 8(a)에서 a-단위 샘 플러는 추가적인 7개의 단위 SC 쌍을 가지고 있다. 만 약 컨트롤 워드가 000 이면 추가적인 7개의 단위 SC 쌍은 꺼지게 된다. 전하주입 현상을 줄이기 위해 연결 된 더미스위치는 컨트롤 스위치가 열려 있을 때에는 반 대로 닫히게 된다. 닫힌 더미스위치의 기생 커패시턴스 의 합이 추가적인 샘플링 커패시턴스 역할을 하여서 설 계한 샘플링 커패시턴스의 비율을 변화시켜서 널 주파 수의 조정범위가 줄어드는 원인으로 작용하였다.

그림 13은 컨트롤 워드에 따른 a값의 설계된 값과 시 뮬레이션에서 얻은 값을 나타낸다. 시뮬레이션으로부터



그림 14. 제안한 이산시간 필터의 레이아웃 Fig. 14. Layout of the proposed DT filter.

얻은 a값은 단위 SC 쌍 덕분에 거의 선형으로 증가한 다. 그러나 디지털 워드가 000 일 때 이것은 1이 아닌 1.44이다. 이는 기생 커패시턴스의 합이 약 0.44 정도의 가중치를 가지게 함을 알 수 있다.

반면, 디지털 워드가 111인 경우, a값이 1.996으로써 거의 2에 가깝다. 가중치 1 샘플러와 가중치 a 샘플러 의 꺼진 컨트롤 스위치 수의 비율이 예상하는 가중치 비율과 똑같은 1:2이기 때문에 기생 커패시턴스가 존재 하는 상황에서조차 a는 거의 2에 가깝다. 하지만 a값이 2 근처일 경우, 널 주파수의 위치는 매우 민감하게 변 하기 때문에 약 0.49fs와 0.51fs에 위치하게 된다.

제안한 이산시간 필터는 그림 14와 같이 MIM 커패 시터를 사용하는 TSMC 0.18-µm CMOS 공정으로 구 현되었다. 이 칩의 면적은 본딩패드를 제외하고 650× 1250 µm²이다. 제안하는 재구성 가능한 공간상 이동평 균 이산시간 필터 (OTA, SC 회로, 클락생성기)와 출력 버퍼의 전류 소모량은 각각 9.7 mA와 2mA 이다.

Ⅴ.결 론

본 논문에서는 가변 계수를 가진 재구성 가능한 공간 상 이동평균 필터를 제안하였다. 가중치 a 샘플러 유닛 은 디지털 워드 D₂D₁D₀로 스위칭 가능한 몇 개의 단위 SC 쌍을 가지고 있다. 가중치 1 샘플러와 가중치 a 샘 플러는 하나의 샘플링 뱅크 형태를 갖추었고 5개의 샘 플링 뱅크로 이루어진 재구성 가능한 공간상 이동평균 필터는 널 주파수를 변화할 수 있게 한다. 가변할 수 있 는 널 주파수와 이것의 높은 감쇠특성을 이용하여 넓은 범위의 간섭파를 효율적으로 제거할 수 있다. 단위 SC 쌍을 사용함으로써 필터의 계수를 선형적으로 조절할 수 있었으며 널 주파수가 민감하게 변하는 0.5% 부근에 서는 기생성분이 존재하여도 매우 정확하게 설계한 비 율을 얻을 수 있다. 이 필터는 다섯 개의 샘플러 뱅크를 시간-인터리빙 방식으로 동작하여 데시메이션이 발생 하지 않도록 하여 에일리어싱을 회피하였다. 이는 이어 지는 이산시간 필터의 샘플링 주파수에 영향을 미치지 않으면서 추가적인 널 주파수를 제공하므로 효과적인 간섭파의 제거와 이어지는 필터의 설계를 용이하게 한 다. 제안하는 필터는 샘플러 기반의 수신기에서 필터특 성을 더욱 유연하게 가변할 수 있게 함으로써 수신기의 성능을 향상시킬 수 있다.

참 고 문 헌

- [1] R. Bagheri, A. Mirzaei, S. Chehrazi, M. Heidari, M. Lee, M. Mikhemar, W. Tang, and A. A. Abidi, "An 800–MHz–6–GHz software–defined wireless receiver in 90–nm CMOS," *IEEE J. Solid–State Circuits*, vol. 41, no. 12, pp. 2860–2876, Dec. 2006.
- [2] A. Abidi, "The Path to the Software-Defined Radio Receiver," IEEE J. Solid-State Circuits, vol. 42, no. 5, pp. 954–966, May 2007.
- [3] R.B. Staszewski, K. Muhammad, et al., "All-digital TX frequency synthesizer and discrete-time receiver for Bluetooth radio in 130-nm CMOS," *IEEE J. Solid-State Circuits*, vol. 39, no. 12, pp. 2278–2291, Dec. 2004.
- [4] K. Muhammad, Yo-Chuol Ho, et al., "The First Fully Integrated Quad-Band GSM/GPRS Receiver in a 90-nm Digital CMOS Process," *IEEE J. Solid-State Circuits*, vol.41, no.8, pp.1772-1783, Aug. 2006.
- [5] C. Park, J. Yoon, B. Kim, "Non-decimation FIR filter for digital RF sampling receiver with wideband operation capability," *IEEE RFIC Symp.*, pp.487-490, Jun. 2009.



 조 용 호(학생회원)
 2009년 경북대학교 전자공학과 학사 졸업.
 2012년 한국과학기술원 전기 및 전자공학과 석사 졸업.

<주관심분야 : RF system, reconfigurable RFIC, digital RF, wireless SoC>



신 수 환(학생회원) 2005년 경북대학교 전자공학과 학사 졸업. 2007년 한국과학기술원 전기 및 전자공학과 석사 졸업. 2007년~2009년 삼성전자 연구원 2009년~현재 한국과학기술원 전기 및 전자공학과 박사 과정.

<주관심분야 : RF system, reconfigurable RFIC, digital RF, wireless SoC>



권 순 재(학생회원) 2010년 한국과학기술원 전기 및 전자공학과 학사 졸업. 2010년~현재 한국과학기술원 전기 및 전자공학과 석박사 통합과정.

<주관심분야 : RF system, reconfigurable RFIC, digital RF, wireless SoC>

유 형 준(평생회원) 1979년 서울대학교 물리학과 학사 졸업. 1990년 한국과학기술원 물리학과 석사 졸업. 1994년 한국과학기술원 물리학과 박사 졸업.

1979년~1982년 국방과학연구소 연구원 1983년~1997년 한국전자통신연구원 책임연구원 1998년~2009년 한국정보통신대학교 교수 2009년~현재 한국과학기술원 교수 <주관심분야 : RF 회로 및 시스템, reconfigurable RFIC, digital RF, nonlinear system>