• Journal of electromagnetic engineering and science
• /
• 제3권1호
• /
• pp.29-34
• /
• 2003

In this paper, we fabricated an 1.8 ㎓ differential VCO using a commercial 0.5 ${\mu}{\textrm}{m}$ SiGe BiCMOS process technology, The fabricated VCO consumes 16 ㎃ at 3 V supply voltage and has a 1.2 $\times$ 1.6 $mm^2$TEX>chip area. A phase noise measured at 100 KHz offset carrier is -110 ㏈c/Hz and a tuning range is 1795 MHz~1910 MHz when two varactor diodes are biased from 0 V to 3 V.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.107-113
• /
• 2014

60GHz 무선 통신 시스템에 적용 가능한 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계했다. 전압제어 발진기는 전류소스와 NMOS 차동쌍 LC구조로 설계하였으며 분주기는 차동 인젝션 록킹 구조에 베렉터를 추가하여 동작주파수 범위를 조절할 수 있는 구조로 설계했다. 전압 제어 발진기와 분주기에 모두 전류소스를 추가하여 전원잡음에 따른 위상잡음 특성을 개선하였다. 전압 제어 발진기는 64.36~67.68GHz의 동작범위가 측정됐고, 고속 4분주기는 전압 제어 발진기의 동작범위에 대해 정확한 4분주가 가능하며 5.47~5.97dBm의 높은 출력전력이 측정됐다. 분주기를 포함한 전압제어 발진기의 위상잡음은 1MHz 오프셋 주파수에서 -77.17dBc/Hz이고 10MHz 오프셋 주파수에서 -110.83dBc/Hz이다. 소모전력은 전원전압 1.2V에서 38.4mW 이다 (VCO 포함).

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.413-414
• /
• 2008

A 2.4 GHz low phase noise fully integrated LC voltage-controlled oscillator (VCO) in $0.18\;{\mu}m$ CMOS technology is presented in this paper. The VCO is optimized based on phase noise reduction. The design of the VCO uses differential varactors which are adopted for symmetry of the circuit, and consider AM-PM conversion due to a cross-coupled pair. The VCO is designed to draw 3 mA from 1.8 V supply voltage. Simulated phase noise is -137.3 dBc/Hz at 3 MHz offset. The tuning range is found to be 300 MHz range from 2.3 GHz to 2.6 GHz.

• 한국전자통신학회논문지
• /
• 제6권1호
• /
• pp.7-12
• /
• 2011

본 논문은 1 V 미만의 전원 전압에서 저 위상잡음을 갖는 발진 신호의 발생에 적합한 차동 콜피츠 전압제어 발진기 (VCO: Voltage Controlled Oscillator) 회로를 제안한다. 제안된 회로는 전류원으로 인덕터를 사용함으로써 1 V 미만의 전원 전압에서 저 위상잡음의 발진을 보다 용이하게 한다. 공진기 손실을 보다 줄이기 위하여 단일 콜피츠 발진기의 두 개의 궤환 커패시터 중의 하나를 바렉터 (varactor)로 대체하였다. $0.18{\mu}m$ RF CMOS 기술을 사용하는 포스트 레이아웃 (post-layout) 시뮬레이션 결과는 0.6 V에서 0.9 V 사이의 전원 전압에서 제안된 회로가 1MHz 오프셋 주파수에서 나타내는 위상잡음은 널리 알려진 교차 결합 전압제어 발진기의 위상잡음보다 적어도 7 dBc/Hz 이상 낮음을 보여준다.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.41-46
• /
• 2012

본 논문에서는 X-band 주파수 대역을 위한 직교 신호 발생 전압제어 발진기(Quadrature VCO)를 제안하였다. 제안된 직교신호 발생 전압제어 발진기는 $0.13{\mu}m$ CMOS 공정을 사용하였다. 본 논문에서 제안된 직교 신호 전압제어 발진기는 두 개의 cross-coupled된 차동의 전압제어 발진기와 두 개의 차동 완충기로 구성 되어있다. 이 직교 전압제어 발진기는 4 bit의 capacitor bank와 varactor의 제어 전압으로 주파수를 가변한다. Varactor의 Q-factor를 선형적으로 변화시키기 위해, varactor 에 각각의 다른 bias voltage를 인가하였다. 이 직교 전압제어 발진기는 6.591 GHz에서 8.012 GHz까지의 주파수 가변 범위를 가진다. 이 직교 전압제어 발생기는 7.150 GHz의 출력 주파수를 가질 때 1MHz offset에서 -101.04 dBc/Hz의 Phase noise를 가진다. 공급 전압은 1.5V를 사용 하였고 QVCO core에서 6.5~8.5 mA의 전류를 소모한다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2006년도 하계학술대회
• /
• pp.179-182
• /
• 2006

This paper introduce a different-type voltage-controlled oscillator (VCO) for PLL frequency synthesizer, And also the architecture of a high speed low-power-consumption CMOS dual-modulus frequency divider is presented. It provides a new approach to high speed operation and low power consumption. The proposed circuits simulate in 0.35 um CMOS standard technology.

• Journal of electromagnetic engineering and science
• /
• 제17권2호
• /
• pp.98-104
• /
• 2017

This work describes the development and comparison of two phase-locked loops (PLLs) based on a 65-nm CMOS technology. The PLLs incorporate two different topologies for the output voltage-controlled oscillator (VCO): LC cross-coupled and differential Colpitts. The measured locking ranges of the LC cross-coupled VCO-based phase-locked loop (PLL1) and the Colpitts VCO-based phase-locked loop (PLL2) are 119.84-122.61 GHz and 126.53-129.29 GHz, respectively. Th e output powers of PLL1 and PLL2 are -8.6 dBm and -10.5 dBm with DC power consumptions of 127.3 mW and 142.8 mW, respectively. Th e measured phase noise of PLL1 is -59.2 at 10 kHz offset and -104.5 at 10 MHz offset, and the phase noise of PLL2 is -60.9 dBc/Hz at 10 kHz offset and -104.4 dBc/Hz at 10 MHz offset. The chip sizes are $1,080{\mu}m{\times}760{\mu}m$ (PLL1) and $1,100{\mu}m{\times}800{\mu}m$ (PLL2), including the probing pads.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권2호
• /
• pp.83-87
• /
• 2004

Phase noise performance and current consumption of Radio Frequency (RF) Voltage-Controlled Oscillator (VCO) are largely dependent on the Quality (Q) factor of inductor-capacitor (LC) tank. Because the Q-factor of LC tank is determined by on-chip spiral inductor, we designed, analyzed, and modeled on-chip differential inductor to enhance differential Q-factor, reduce current consumption and save silicon area. The simulated inductance is 3.3 nH and Q-factor is 15 at 2 GHz. Self-resonance frequency is as high as 13 GHz. To verify its use to RF applications, we designed 2 GHz differential LC VCO. The measurement result of phase noise is -112 dBc/Hz at an offset frequency of 100 kHz from a 2GHz carrier frequency. Tuning range is about 500 MHz (25%), and current consumption varies from 5mA to 8.4 mA using bias control technique. Implemented in $0.35-{\mu}m$ SiGe BiCMOS technology, the VCO occupies $400\;um{\times}800\;um$ of silicon area.

• ETRI Journal
• /
• 제29권4호
• /
• pp.421-429
• /
• 2007

This paper presents a direct-conversion CMOS transceiver for fully digital DS-UWB systems. The transceiver includes all of the radio building blocks, such as a T/R switch, a low noise amplifier, an I/Q demodulator, a low pass filter, a variable gain amplifier as a receiver, the same receiver blocks as a transmitter including a phase-locked loop (PLL), and a voltage controlled oscillator (VCO). A single-ended-to-differential converter is implemented in the down-conversion mixer and a differential-to-single-ended converter is implemented in the driver amplifier stage. The chip is fabricated on a 9.0 $mm^2$ die using standard 0.18 ${\mu}m$ CMOS technology and a 64-pin MicroLead Frame package. Experimental results show the total current consumption is 143 mA including the PLL and VCO. The chip has a 3.5 dB receiver gain flatness at the 660 MHz bandwidth. These results indicate that the architecture and circuits are adaptable to the implementation of a wideband, low-power, and high-speed wireless personal area network.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.270-273
• /
• 2003

The design, fabrication, and measured result of a 4.7 GHz differential VCO (Voltage Controlled Oscillator) for a 5.2 GHz WLAN (Wireless Local Area Network) applications is presented. The circuit is designed in a 0.35 mm technology employing three metal layers. The design is based on a fully integrated LC tank using spiral inductors. Measured tuning range is 10% of oscillation frequency with a control voltage from 0 to 3.0 V. Oscillation power of $\square$ 2.3 dBm at 4.63 GHz is measured with 21 mA DC current at 3V supply. The phase noise is $\square$ 104.17 dBc/Hz at 1 MHz offset.