• Journal of Korea Society of Industrial Information Systems
• /
• v.12 no.2
• /
• pp.79-84
• /
• 2007

This papar reports design and fabrication of CMOS temperature control circuit using MOSIS 0.25um-3.3V CMOS technology. The proposed circuit has a temperature coefficient of $13mV/^{\circ}C$ for a wide operating temperature range with a good linearity. Furthermore, the temperature coefficient of output voltage can be controlled by adjusting external bias voltage. This circuit my be applicable to the design of one-chip IC where quartz crystal resonator is mounted on CMOS oscillator chips.

• Journal of Sensor Science and Technology
• /
• v.3 no.1
• /
• pp.46-53
• /
• 1994

In the following paper, the high frequency oscillation proximity sensor system, one of the sensor systems used in FA, is designed using CMOS. According to the proximity of metal objects, two differing amplitudes of sinusoidal waves are set, and by using rectifiers, dc voltages, which determine the constant current source circuit's output current levels, can be abstracted from these waves. To remove any disturbances in the dc voltage levels, a schmitt trigger is used. Some advantages of this CMOS high frequency oscillation proximity sensor are miniturization, light weight and low power disspation.

• The Transactions of The Korean Institute of Electrical Engineers
• /
• v.62 no.9
• /
• pp.1255-1259
• /
• 2013

A calculation method of the breakdown voltage for the Drain region with the spherical structure in high voltage analog CMOS is proposed. The Drain depletion region is divided into many sub-regions and the doping concentration of each sub-region is assumed to be constant. The field in each sub-region is calculated by the integration of the net charge and the breakdown voltage is calculated using the ionization integral method. The breakdown voltage calculated using the proposed method shows the maximum relative error of 3.3% compared with the result of the 2-dimensional device simulation using BANDIS.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06a
• /
• pp.454-457
• /
• 2011

현대의 휴대기기들은 대부분 저비용 저전력의 CMOS를 채용한 카메라를 사용한다. 일반적으로 CMOS 센서는 영상의 왜곡을 발생시키는 Rolling Shutter를 채용하여 촬영을 한다. Rolling Shutter에 의한 왜곡 현상을 보정하기 위해 기존의 방법들은 영상을 분석하여 카메라의 움직임을 추정한다. 하지만 증강현실과 같은 시스템에 있어 매우 중요한 실시간성을 보존하기 위해서는 더욱 빠르고 간결한 보정처리가 이루어져야 한다. 따라서 본 논문은 대부분의 모바일 기기에 장착되어있는 가속도 센서를 이용하여 왜곡현상을 고속 보정하는 방법을 제안한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1993.11a
• /
• pp.93-96
• /
• 1993

BiCMOS technology, which combines CMOS and bipolar technology, offers the possibility of achieving both very high density and high performance. In this paper, the characteristics of BiCMOS and CMOS circuits, especilly the delay time is studied. BiCMOS inverter, which has high drive ability because of bipolar transistor, drives high load capacitance and has low-power characteristics because the current flows only during switching transient just like the CMOS gate. BiCMOS inverter has the less dependence on load capacitance than CMOS inverter. SPICE that has been used for electronic circuit analysis is chosen to simulate these circuits and the characteristics is discussed.

• Proceedings of the KIEE Conference
• /
• 1999.11c
• /
• pp.736-738
• /
• 1999

본 논문은 HDTV camera에 응용할 수 있는 직/병렬화기에 관한 것이다. 송신단은 camera에서 만들어진 영상 음성 및 제어 74.25Mb/s 20bit 병렬 데이터를 1.485Gb/s의 직렬 데이터로 변환하여 송신하고 수신단은 수신된 직렬 데이터에서 클럭을 추출한 뒤 원래의 74.25Mb/s 20bit 병렬 데이터로 복원한다. 0.25um CMOS공정을 이용하여 설계하였으며 2.5V 단일 전원에서 총 615mW의 전력을 소모한다.

• Proceedings of the KIEE Conference
• /
• 2006.10c
• /
• pp.142-144
• /
• 2006

In this paper, the Ternary adder and multiplier are implemented by current-mode CMOS. First, we implement the ternary T-gate using current-mode CMOS which have an effective availability of integrated circuit design. Second, we implement the circuits to be realized 2-variable ternary addition table and multiplication table over finite fields GF(3) with the ternary T-gates. Finally, these operation circuits are simulated by Spice under $1.5{\mu}m$ CMOS standard technology, $1.5{\mu}m$ unit current, and 3.3V VDD voltage. The simulation results have shown the satisfying current characteristics. The ternary adder and multiplier implemented by current-mode CMOS are simple and regular for wire routing and possess the property of modularity with cell array.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.3
• /
• pp.44-44
• /
• 2001

본 논문에서는 CMOS로 구현된 3.3V 8-bit 200MSPS의 Folding / Interpolation 구조의 A/D 변환기를 제안한다. 회로에 사용된 구조는 FR(Folding Rate)이 8, NFB(Number of Folding Block)가 4, Interpolation rate 이 8이며, 분산 Track and Hold 구조를 회로를 사용하여 Sampling시 입력주파수를 Hold하여 높은 SNDR을 얻을 수 있었다. 고속동작과 저 전력 기능을 위하여 향상된 래치와 디지털 Encoder를 제안하였고 지연시간 보정을 위한 회로도 제안하였다. 제안된 ADC는 0.35㎛, 2-Poly, 3-Metal, n-well CMOS 공정을 사용하여 제작되었으며, 유효 칩 면적은 1070㎛×650㎛ 이고, 3.3V전압에서 230mW의 전력소모를 나타내었다. 입력 주파수 10MHz, 샘플링 주파수 200MHz에서의 INL과 DNL은 ±1LSB 이내로 측정되었으며, SNDR은 43㏈로 측정되었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.8 no.1
• /
• pp.19-25
• /
• 2001

In this paper, the design and simulation results of IF frequency synthesizer section has been described. We has been used 0.8 $\mu\textrm{m}$ BiCMOS device and library of the AMS. IF frequency synthesizer section has been contained IF VCO, Phase Detector, Divide_by_8, Charge Pump and Loop Filter. IF frequency synthesizer has been shown operating voltage of 2.7~3.6 V, control voltage of 0.5~2.7 V and supply current of 11 mA. The measured results have been showed good agreement with the simulation results about supply current.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.11a
• /
• pp.703-706
• /
• 2004

공정기술의 발달과 컴퓨터 구조적인 발전에 의해서, 시스템의 동작속도가 기하급수적으로 증가하고 있다. 동작속도의 증가는 CMOS로 구현된 chip의 RC 특성에 의해서 timing variation 문제가 발생할 가능성이 높아지면서 테스트 비용이 전체 설계비용에서 차지하게 되는 비중이 급격하게 증가하고 있다. 따라서 온라인 테스트와 진화하드웨어 등이 테스트 비용감소를 위해서 연구되고 있다. 본 논문에서는 네트워크프로세서의 생존성을 위해서, 패킷엔진의 pipline의 각 stage사이의 clock slack borrowing을 이용해서 timing variation 문제를 자체적으로 해결할 수 있다는 것을 mixed-mode simulation을 통해서 통합 검증하였다. 또한 기존의 off-chip 진화하드웨어에 비해서 on-chip구현을 통해서 진화하드웨어의 성능향상과 메모리에 의해서 발생하는 overhead를 감소시키는 것이 가능함을 확인했다.