Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design of a 3.3V 8-bit 200MSPS CMOS folding/interpolation ADC

3.3V 8-bit 200MSPS CMOS folding/interpolation ADC의 설계

  • Published : 2001.03.01

⟨ Previous Next ⟩

Abstract

본 논문에서는 CMOS로 구현된 3.3V 8-bit 200MSPS의 Folding / Interpolation 구조의 A/D 변환기를 제안한다. 회로에 사용된 구조는 FR(Folding Rate)이 8, NFB(Number of Folding Block)가 4, Interpolation rate 이 8이며, 분산 Track and Hold 구조를 회로를 사용하여 Sampling시 입력주파수를 Hold하여 높은 SNDR을 얻을 수 있었다. 고속동작과 저 전력 기능을 위하여 향상된 래치와 디지털 Encoder를 제안하였고 지연시간 보정을 위한 회로도 제안하였다. 제안된 ADC는 0.35㎛, 2-Poly, 3-Metal, n-well CMOS 공정을 사용하여 제작되었으며, 유효 칩 면적은 1070㎛×650㎛ 이고, 3.3V전압에서 230mW의 전력소모를 나타내었다. 입력 주파수 10MHz, 샘플링 주파수 200MHz에서의 INL과 DNL은 ±1LSB 이내로 측정되었으며, SNDR은 43㏈로 측정되었다.

Keywords

References

  1. IEEE J. Solid-State Circuits v.32 no.12 A 12-b, 60-MSample/s Cascaded Folding and Interpolation ADC Pieter VorenKamp
  2. IEEE J. Solid-State Circuits v.SC-22 no.6 An 8-bit Video ADC Incorporation F/I Tcchniques R.Grift;I.Rutten;M.Veen
  3. IEEE J. Solid-State Circuits v.23 no.6 An 8-bit 100-MHz Full-Nyquist Analog-to-Digital Converter R.Plassche;P.Baltus
  4. IEEE J. Solid-State Circuits v.27 no.12 An 8-bit 650-MHz folding ADC J.Valburg;R.Plassche
  5. ISSCC Digest of Technical Papers CMOS folding ADCs with Current-Mode Interpolation M.Flynn;E.Allstot
  6. IEEE J. Solid-State Circuits v.31 no.9 CMOS Folding A/D Converters with Current-Mode Interpolation Michael P. Flynn