• 대한전자공학회논문지SD
• /
• 제49권6호
• /
• pp.18-24
• /
• 2012

본 논문에서는 $0.18-{\mu}m$ CMOS 공정으로 제작된 무선 센서네트워크 송신기에 적용 가능한 50MHz/s 저전력 10비트 DAC 측정 결과를 제시한다. 제작된 DAC는 일반적 세그멘티드 방식과는 다르게 2단 온도계 디코더를 이용한 전류 구동 방식으로, 10비트를 상위 6비트와 하위 4비트로 나누어 구현하였다. 상위 6 비트의 온도계 디코더는 3비트의 행 디코더와 3비트의 열 디코더로 행과 열을 대칭적으로 구성하여 상위 전류 셀을 제어하였고, 하위 4비트도 온도계 디코더 방식으로 하위 전류셀을 구동하도록 설계하였다. 상위와 하위 단위 전류 셀은 셀 크기를 바꾸는 대신 바이어스 회로에서 하위 단위 전류의 크기가 상위 단위 전류와의 크기에 비해 1/16이 되도록 바이어스 회로를 설계하였다. 그리고 상위와 하위 셀간의 온도계 디코더 신호의 동기를 위해 입력 신호 및 디코딩 된 신호에 모두 동기화 래치를 적용하여 Skew를 최소화하도록 설계하였다. 측정결과 DAC는 50MHz클럭에서 최대 출력구동범위가 2.2Vpp이고, 이 조건에서 DC전원은 3.3 V에서 DC전류 4.3mA를 소모하였다. 그리고 DAC의 선형성 특성은 최대 SFDR이 62.02 dB, 최대 DNL은 0.37 LSB, 최대 INL은 0.67 LSB로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제45권1호
• /
• pp.50-55
• /
• 2008

본 논문에서는 $0.35-{\mu}m$ CMOS 공정을 이용 $8{\sim}10.9$ GHz 밴드를 갖는 새로운 구조의 LC VCO를 설계 제안하였다. 이 회로 구성은 LC 탱크 기반의 전형적인 NMOS, PMOS cross-coupled 쌍을 병렬로 구성한 새로운 구조로 상보적인 NMOS와 PMOS 꼬리 전류와 같은 MOS cross-coupled쌍과 출력 버퍼로 구성하였다. 본 논문에서 제시한 구조로 설계된 LC VCO는 8GHz에서 10.9GHz까지로 29%의 증가된 튜닝 범위와 6.48mV의 낮은 전력소모를 가지는 것을 확인하였고 이의 core size는 $270{\mu}m{\times}340{\mu}m$, 시뮬레이션을 통한 VCO의 위상잡음은 1MHz와 10MHz offset에서 각각 -117dBc/Hz와 -137dBc/Hz이다. FOM은 10GHz의 중심 주파수으로 부터 1MHz offset에서 -189dBc/Hz를 가진다. 제안한 설계방법은 10Gb/s급의 클럭과 데이터 복원회로 그리고 SONET 통신응용에 매우 유용하다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.78-89
• /
• 2013

본 논문은 전 병렬구조를 기반으로 고속으로 동작하며 다중 모드를 지원하는 quasi-cyclic (QC) low-density parity-check(LDPC) 복호기를 제안한다. 제안하는 QC-LDPC 복호기는 고속 throughput을 지원하기 위하여 전 병렬구조를 기반으로 설계되었다. 전 병렬구조를 사용함에 따라 발생하는 인터커넥션의 복잡도 문제는 broadcasting 기반의 sum-product 알고리즘의 사용과 저복잡도 순환 쉬프트 네트워크를 제안함으로써 해결하였다. 또한, 전 병렬구조에서 체크 노드 프로세서와 변수 노드 프로세서의 사용량이 많아 발생하는 복잡도 문제를 제안하는 결합된 체크 및 변수 노드 프로세서를 통하여 해결하였다. 제안하는 QC-LDPC 복호기는 라우팅 방식의 인터커넥션 네트워크, 다중 모드를 지원하는 결합된 체크 및 변수 노드 프로세서와 순환 쉬프트 네트워크를 통하여 다중 모드를 지원할 수 있다. 제안하는 QC-LDPC decoder는 100 MHz 클락 주파수로 동작하며, 다중 모드를 지원하고 (1944, 1620) QC-LDPC 부호에 대해서 8.1 Gbps의 throughput을 지원한다.

• 전기전자학회논문지
• /
• 제5권1호
• /
• pp.100-110
• /
• 2001

본 논문에서는 공유 메모리형 ATM 스위치 설계에 있어서 스위치 자원의 이용률 향상과 서비스 품질 기능 지원을 위한 버퍼관리방안을 고찰하고 여러 기법들의 성능을 비교 분석하였다. 정적 임계법(ST)와 푸시 아웃(PO) 그리고, 동적 임계법(DT)의 성능을 시뮬레이션을 통하여 비교 분석하였고, 특히 동적임계법이 트래픽 부하 및 버스티니스 (Burstyness), 복수개 출력포트간 부하의 불균형성 (Non-uniformity)등의 트래픽 특성 변화에 대해 푸시아웃 (Pushout)에 가까운 견고성 (Robustness)을 가짐을 보였다. 또한, 서비스 품질 기능 구현에 있어서 연결승인제어 (CAC)로부터 구한 트래적 기술자를 이용하여 각 셀 스트림의 서비스 요구조건에 맞도록 메모리 공간을 할당하는 가상분할법 (VP: Virtual partitioning)과 동적분할법 (DP: Dynamic partitioning)등의 버퍼관리 메커니즘을 고찰하였다. 이 기법들을 사용할 경우 규정된 트래픽 (Regulated traffic)과 규정되지 않은 (Unregulated) best-effort 트래픽의 공존이 가능하며 규정되지 않은 트래픽이 존재하더라도 규정된 트래픽이 연결승인제어에 의해 계산된 셀 유실률을 보장받게 됨을 컴퓨터 시뮬레이션을 통하여 보였으며, 특히 과부하 상태에서 DP가 VP에 비해 서비스품질 지원 기능 면에서 우수함을 보였다.

• 한국통신학회논문지
• /
• 제22권9호
• /
• pp.1916-1932
• /
• 1997

절대 클럭 동기를 요구하는 동기식 스트림 암호 통신 시스템에 사이클 슬립 현상이 발생하면 암, 복호기간에 난수 동기가 이탈된다. 난수 동기 이탈 현상이 발생하면 통신을 할 수 없을 뿐 아니라 수신 시스템을 오작동 시킬 수 있다. 이러한 위험성을 줄이기 위하여 암호문에 동기 패턴과 세션 키를 주기적으로 삽입하여 재동기를 이루는 연속 재동기 방법을 흔히 사용한다. 연속 재동기 방식을 사용하면 비교적 안정된 암호 통신을 할 수 있으나 몇가지 문제점을 갖고 있다. 본 논문에서는 OSI 7계층중 링크 계층의 프로토콜로 HDLC 방식을 사용하는 통신 체계에서 운용되는 동기식 스트림 암호 통신 시스템에 적합하고 연속 재동기 방식의 문제점들을 해결할 수 있는 적응 재동기 방식을 제안하였다. 제안된 적응 재동기 방식에서는 HDMC 프레임의 주소 체계 특성을 이용하여 난수 동기 이탈이 발생한 경우에만 재동기를 이루는 방법을 사용하였다. 즉, 각 단위 측정 시간 동안의 HDLC 프레임의 주소 영역 수신률을 측정하여 이것이 역치보다 적은 경우에만 난수 동기 이탈이 발생한 것으로 판단하여 재동기를 이루는 방법을 사용하였다. 적응 재동기 방식은 연속 재동기 방식보다 효율적이며 주기적으로 동기 패턴과 세션 키를 전송하는 것에 따른 문제점을 해결하였다. 제안된 알고리즘을 HDLC 프로토콜을 사용하는 패킷 암호 통신에서 운용되는 동기식 스트림 암호 통신 시스템에 적용하여 시험한 결과, 연속 재동기에 비해 오 복호율 R_e 오 복호된 데이터 비트수 D_e에서 훨씬 향상된 성능을 나타내는 것을 확인하였다.

• 한국통신학회논문지
• /
• 제30권4A호
• /
• pp.336-344
• /
• 2005

이산 웨이블렛 변환(Discrete Wavelet Transform)은 블록효과가 없고 특정시간의 주파수 특징을 잘 표현하여 MPEG4나 JPEG2000의 표준안으로 채택되는 등 많은 응용분야에서 이용되는 변환 방법이다. 본 논문에서는 저 전력, 저 비용 DWT 필터 설계를 위한 두 채널 QMF(Quadracture Mirror Filter) PR(Perfect Reconstruction) 래티스 필터에 대한 비트 시리얼 구조를 제안하였다. 제안된 필터(필터 길이 = 8)는 4개의 래티스로 구성되었으며, 각 단 고정계수의 양자화 비트를 PSNR(peak-signal-to-noise ratio) 분석을 통하여 결정하였고 그에 따른 효율적인 비트 시리얼 곱셈기 구조를 제안하였다. 각 계수는 CSD(Canonic Signed Digit) 인코딩 방법을 이용하여 `0'이 아닌 비트의 수를 최소화함으로써 복잡도를 개선하였다. 제안된 DWT구조는 휴면기간 동안 하위레벨을 처리하는 폴딩(folding) 구조이고 이에 대한 효율적인 스케줄링 방법이 제안되었으며 최소의 하드웨어(플립 플롭, 전가산기)만으로 구현이 가능하다. 제안된 구조는 VerilogHDL로 설계되어 검증되었으며 Hynix 0.35$\mu$m표준셀 라이브러리를 사용하여 합성한 결과, 최대 동작주파수는 200 MHz이며 16클록의 레이턴시(Latency)와 약 175Mbps의 성능을 보였다.

• 한국응용곤충학회지
• /
• 제27권2호
• /
• pp.111-116
• /
• 1988

1987년 6월부터 9월가지 경남 진주지방의 복숭아, 자두, 배가 심어져 있는 사지 과수원에서 4개의 black light(BL) trap과 야간에 1시간 동안(22시~23시)의 포충망채집에 의하여 흡수나방의 종류를 조사한 결과는 다음과 같다. 두가지 채집방법으로 의해 15종의 1차가해종과 22종의 2차가해종 및 가해습성으르 알 수 없는 4종 등 총 41종의 흡수나방이 조사되었으며, 이 중에서 16종은 우리나라에서 흡수나방으로처음 보고되는 종류이다. 1차가해종의 우점종은 작은갈고리밤나방, 무궁화밤나방, 스투포사밤나방, 금빛우묵밤나방, 갈고리밤나방으로서 전체의 86.7%를 차지하였다. 2차가해종의 우점종은 검거세미나방, 쌍띠밤나방, 까마귀밤나방, 세줄박각시나방으로서 전체의 80.5%를 차지하였다. BL trap으로는 총 채집수 15.2%가, 야간포충망채집으로는 79.7%가 1차가해종이었다. 무궁화밤나방, 스투포사밤나방, 작은갈고리밤나방은 복숭아, 자두, 배에서 공히 많이 채집되었으며 그외에 복숭아에서는 갈고리밤나방, 자두에서는 금빛추묵밤나방, 배에서는 태극나방이 많이 채집되었다.

• 한국동물학회지
• /
• 제38권4호
• /
• pp.550-556
• /
• 1995

c-myc proto-oncogene은 여러 세포들의 분화와 형질전화에 뿐만 아니라 정상세포의 분열조절에도 관여한다고 알려져왔다. 특히 생쥐의 초기배아에서 c-myc mRNA가 발현되고 antisense c-myc oligomer의 미세주입에 의해 배발생이 억제된다는 연구결과는 c-myc이 초기배아의 발생 및 분열에 관여하는 것을 시사한다. 그러나 최근까지 초기배아에 존재하는 c-myc promoter의 기능적 활성화에 관한 연구는 미진하였다. 이를 위하여, c-myc promoter와 대장균의 lacZ 유전자를 결합시킨 두 종류의 vector(pcmyc-Gall, pcmyc-Ga12)를 만들어 수정란의 전핵에 미세주입한 후, 배 발생에 따른 c-myc promoter의 활성화를 lacZ 유전자의 산물인 $\beta$-galactosidase 에 의한 X-gal 염색으로 조사하였다. 미세주입된 초기 배아는 2세포기 배아를 포함하는 여러 발생단계에서 $\beta$-galactosidase 의 활성을 보였다. 이는 c-myc 유전자가 배아의 게놈유전자로부터 발현되며, 또한 궁극적으로 초기 배아의 발생과정에 중요한 역할을 하고 있음을 시사하고 있다.

• 대한전자공학회논문지SP
• /
• 제38권3호
• /
• pp.304-315
• /
• 2001

본 논문에서는 3GPP와 ETSI에서 IMT-2000의 음성부호화 방식 표준안으로 채택한 AMR 음성부호화 알고리즘을 분석하고 C 컴파일러와 어셈블리 언어를 이용한 최적화 과정을 거친 후, 고정 소수점 DSP 칩인 TMS320C6201을 이용하여 실시간 구현하였다. 구현된 codec의 프로그램 메모리는 약 31.06 kWords, 데이터 RAM 메모리는 약 9.75 kWords, 그리고 데이터 ROM 메모리는 약 19.89 kWords 정도를 가지며, 한 프레임(20 ms)을 처리하는데 약 4.38 ms가 소요되어 TMS320C6201 DSP 칩의 전체 가용한 clock의 21.94％만 사용하여도 충분히 실시간으로 동작 가능함을 확인하였다. 또한, DSP 보드상에서 구현한 결과가 ETSI에서 공개한 ANSI C 소스 프로그램의 수행 결과와 일치함을 검증하였고, 구현된 AMR 음성부호화기를 sound I/O 모듈과 결합하여 실험한 결과, 어떠한 음질의 왜곡이나 지연 없이 실시간으로 충분히 동작함을 확인하였다. 마지막으로, Host I/O와 LAN 케이블을 이용하여 AMR 음성부호화 알고리즘을 통한 쌍방간 실시간 통신을 full-duplex 모드로 확인하였다.

• 대한전자공학회논문지TC
• /
• 제45권9호
• /
• pp.13-19
• /
• 2008

Sensor network에서의 망동기화는 센서 노드들을 하나의 시각에 동기화시킴으로써, 센서 노들들이 수집해서 보내는 센서 정보들이 의미있는 정보들이 되도록 돕는 망의 기본적인 요소이다. 센서 노드들이 망동기화 되어 있지 않으면, 센서 노드돌이 보내오는 시각정보와 재난 감지 이벤트를 잘못 해석하여, 방향을 오판할 수 있고, 이를 통한 대응은 큰 재난으로 나타날 수도 있다. 배터리의 제약과 컴퓨팅 파워의 제약 등으로 인해 센서 노드에 들어가는 시각동기화 알고리즘은 복잡한 계산을 요구하지 않고, 많은 메시지를 발생시키지 않으면서 정확하게 동기화할 수 있어야 한다. 동기화의 오차를 줄이기 위해서는 동기화 할 센서노드와 동기화 정보를 제공하는 참조노드(reference node)와의 홉 수가 적어야 한다. 이를 위해 망 내에 하나의 참조노드만 사용하는 것이 아니라, 여러 개의 참조노드를 사용하게 되는데, 이는 참조노드들 사이의 동기화를 맞추어야 하는 문제를 낳는다. 지금까지 망동기화를 위한 여러 알고리즘들이 제안되어 왔지만, 참조노드들끼리의 동기화 문제가 잘 고려되지 못하였다. 본 논문에서는 다수의 참조노드를 갖는 Sensor network에서 센서 노드 자체의 동기 뿐 아니라, 참조노드들의 동기를 향상시켜 전체적인 망동기화를 개선시킬 수 있는 방안을 제시하였고, 이를 시뮬레이션을 통해 확인하였다.